第1讲CMOS数字电路课件

第3章CMOS门电路孙卫强第3章CMOS门电路孙卫强2/32继电器逻辑电路20世纪30年代，贝尔实验室第一部二进制加法器(1937)和后来的复数运算器(1940)，采用继电器逻辑（RelayLogic）输入A输入B输出高高高高低低低低低低高低2/32继电器逻辑电路20世纪30年代，贝尔实验室第一部二进3/39简单的回顾按照使用器件技术的不同，数字逻辑电路可以分为：继电器逻辑电路：RL逻辑电路双极型晶体管电路：TTL逻辑电路，ECL电路单极型MOS电路：NMOS，PMOS和CMOS等常用的是TTL和CMOS电路本世纪80年代开始，CMOS逐渐取代TTL，成为集成电路的主导技术3/39简单的回顾按照使用器件技术的不同，数字逻辑电路可以分4/39内容提要半导体和PN结MOS晶体管CMOS门电路双极型逻辑和TTL电路4/39内容提要半导体和PN结5/39半导体材料硅(Si)硅的晶格结构硅的晶格结构（平面图）5/39半导体材料硅(Si)硅的晶格结构硅的晶格结构（平面图6/39半导体材料硅(Si)VCC电子移动方向电流方向硅的晶格结构硅的晶格结构（平面图）6/39半导体材料硅(Si)VCC电子移动方向电流方向硅的晶7/39半导体的掺杂半导体中参与导电的实体—载流子(Carrier)电子空穴通过改变载流子的数量，可以改变半导体的导电特性P型掺杂P：Positive加入三价元素杂质，例如硼或者铟增加空穴的数量N型掺杂N：Negative加入五价元素杂质，例如磷、砷或锑增加自由电子的数量7/39半导体的掺杂半导体中参与导电的实体—载流子(Carr8/39P型半导体B多余的空穴掺杂以后的半导体依旧是电中性（不带电）的8/39P型半导体B多余的空穴掺杂以后的半导体依旧是电中性（9/39N型半导体P多余的电子掺杂以后的半导体依旧是电中性（不带电）的9/39N型半导体P多余的电子掺杂以后的半导体依旧是电中性（10/39P-N结(P-NJunction)耗尽层10/39P-N结(P-NJunction)耗尽层11/39P-N结的导电特性VCC当PN结两端加上正向偏置电压时，PN结表现出很小的电阻，处于导通状态11/39P-N结的导电特性VCC当PN结两端加上正向偏置电12/39P-N结的导电特性VCC当PN结两端加上反向偏置电压时，PN结表现出很大的电阻，处于截至状态PN结具有单向导电特性。12/39P-N结的导电特性VCC当PN结两端加上反向偏置电13/39二极管和三极管N类型半导体P类型半导体二极管三极管双极型晶体管命名的由来两种载流子参与导电。ecbNPNPNP13/39二极管和三极管N类型半导体P类型半导体二极管三极管NPNBJT导通示意图14/39/wiki/Bipolar_junction_transistorNPNBJT导通示意图14/39http://en.wik15/39部分小结本征半导体半导体掺杂(P型掺杂、N型掺杂)P-N结双极型器件(二极管/三极管)15/39部分小结本征半导体16/39内容提要半导体和PN结MOS晶体管CMOS门电路双极型逻辑和TTL电路16/39内容提要半导体和PN结17/39MOS晶体管结构PMOS晶体管n+n+p类型基底p+p+n类型基底NMOS晶体管Source:源极Gate:栅极Drain:漏极17/39MOS晶体管结构PMOS晶体管n+n+p类型基底p18/39MOS晶体管工作原理以NMOS晶体管为例Vgs>0源极(S)栅极(G)漏极(D)VgsVdsp类型基底18/39MOS晶体管工作原理以NMOS晶体管为例Vgs19/39MOS晶体管符号栅极源极漏极栅极(gate)源极(source)漏极(drain)VgsVgsN沟道MOS管P沟道MOS管+-+-Tips：栅极和另外两个极之间没有什么联系。但是栅极和源、漏极之间有电容耦合，在高速电路中会产生功耗。19/39MOS晶体管符号栅极源极漏极栅极(gate)源极(由其他材料构成的场效应管(FET)Amorphoussilicon(无定形硅)Polycrystallinesilicon

(多晶硅)Organicsemiconductors

(有机半导体)H.Sirringhaus,MaterialsandApplicationsforSolution-ProcessedOrganicField-EffectTransistors,Proc.IEEE,pp.

1570-1579,2009H.Sirringhaus,DevicePhysicsofSolution-ProcessedOrganicField-EffectTransistors,Adv.Mater.2005,17,2411–242520/39由其他材料构成的场效应管(FET)Amorphoussil21/39内容提要半导体和PN结MOS晶体管CMOS门电路双极型逻辑和TTL电路21/39内容提要半导体和PN结22/39CMOS电路CMOS:ComplementaryMOS，互补MOS用NMOS和PMOS用互补的方式共用，就形成CMOS。NMOS晶体管和PMOS晶体管总是成对出现，状态互补。常用CMOS门电路反相器/与非门/或非门/与或非门/或与非门22/39CMOS电路CMOS:Complementary23/39CMOS反相器23/39CMOS反相器24/39CMOS反相器的开关模型24/39CMOS反相器的开关模型25/39CMOS反相器的另一种表示法25/39CMOS反相器的另一种表示法26/39CMOS与非门26/39CMOS与非门27/39CMOS与非门的开关模型27/39CMOS与非门的开关模型28/39更多输入的CMOS与非门它的开关模型？门的数量和输入的关系？28/39更多输入的CMOS与非门它的开关模型？29/39更多。。。。29/39更多。。。。30/39CMOS与门30/39CMOS与门31/39CMOS或非门CMOS的或门如何得到？31/39CMOS或非门CMOS的或门如何得到？32/39CMOS非反相器32/39CMOS非反相器33/39CMOS与或非门（AOI门）用一级的延迟实现二级逻辑（与-或，或-与），在设计中比较有用。33/39CMOS与或非门（AOI门）用一级的延迟实现二级34/39CMOS逻辑系列标识一类CMOS器件（一个CMOS逻辑系列）--mmFAMnn，其中mm:74/54，表示民用或军用FAM：系列助记符，例如HCT，AHC等nn：功能描述代码74HC30/74HCT30/74AHC30等均表示8输入与非门HC/HCTHighSpeedCMOSHighSpeedCMOS,TTLcompatibleVHC/VHCT(80’s-90’s)VeryHighSpeedCMOSVeryHighSpeedCMOS，TTLcompatible34/39CMOS逻辑系列标识一类CMOS器件（一个CMOS35/39内容提要半导体和PN结MOS晶体管CMOS门电路双极型逻辑和TTL电路35/39内容提要半导体和PN结36/39TTL反相器36/39TTL反相器37/39其它的TTL门电路TTL与非门电路TTL或非门电路TTL与或非门电路TTL异或门电路37/39其它的TTL门电路TTL与非门电路TTL或非门电路38/39TTL逻辑系列74S系列74LS系列74AS系列74ALS系列74F系列38/39TTL逻辑系列74S系列39/39TTL和CMOS电路的接口需要考虑的因素噪声容限扇出电容负载高态直流噪声容限低态直流噪声容限39/39TTL和CMOS电路的接口需要考虑的因素高态直流低40/39小结半导体和PN结MOS晶体管CMOS门电路双极型逻辑和TTL电路40/39小结半导体和PN结作业阅读Digital

Design

Principle

andPractice中有关CMOS晶体管门电路的章节阅读《数字电子技术基础》中有关TTL反相器电路结构和工作原理的章节41/39作业阅读DigitalDesignPrinciplea第3章CMOS门电路孙卫强第3章CMOS门电路孙卫强43/32继电器逻辑电路20世纪30年代，贝尔实验室第一部二进制加法器(1937)和后来的复数运算器(1940)，采用继电器逻辑（RelayLogic）输入A输入B输出高高高高低低低低低低高低2/32继电器逻辑电路20世纪30年代，贝尔实验室第一部二进44/39简单的回顾按照使用器件技术的不同，数字逻辑电路可以分为：继电器逻辑电路：RL逻辑电路双极型晶体管电路：TTL逻辑电路，ECL电路单极型MOS电路：NMOS，PMOS和CMOS等常用的是TTL和CMOS电路本世纪80年代开始，CMOS逐渐取代TTL，成为集成电路的主导技术3/39简单的回顾按照使用器件技术的不同，数字逻辑电路可以分45/39内容提要半导体和PN结MOS晶体管CMOS门电路双极型逻辑和TTL电路4/39内容提要半导体和PN结46/39半导体材料硅(Si)硅的晶格结构硅的晶格结构（平面图）5/39半导体材料硅(Si)硅的晶格结构硅的晶格结构（平面图47/39半导体材料硅(Si)VCC电子移动方向电流方向硅的晶格结构硅的晶格结构（平面图）6/39半导体材料硅(Si)VCC电子移动方向电流方向硅的晶48/39半导体的掺杂半导体中参与导电的实体—载流子(Carrier)电子空穴通过改变载流子的数量，可以改变半导体的导电特性P型掺杂P：Positive加入三价元素杂质，例如硼或者铟增加空穴的数量N型掺杂N：Negative加入五价元素杂质，例如磷、砷或锑增加自由电子的数量7/39半导体的掺杂半导体中参与导电的实体—载流子(Carr49/39P型半导体B多余的空穴掺杂以后的半导体依旧是电中性（不带电）的8/39P型半导体B多余的空穴掺杂以后的半导体依旧是电中性（50/39N型半导体P多余的电子掺杂以后的半导体依旧是电中性（不带电）的9/39N型半导体P多余的电子掺杂以后的半导体依旧是电中性（51/39P-N结(P-NJunction)耗尽层10/39P-N结(P-NJunction)耗尽层52/39P-N结的导电特性VCC当PN结两端加上正向偏置电压时，PN结表现出很小的电阻，处于导通状态11/39P-N结的导电特性VCC当PN结两端加上正向偏置电53/39P-N结的导电特性VCC当PN结两端加上反向偏置电压时，PN结表现出很大的电阻，处于截至状态PN结具有单向导电特性。12/39P-N结的导电特性VCC当PN结两端加上反向偏置电54/39二极管和三极管N类型半导体P类型半导体二极管三极管双极型晶体管命名的由来两种载流子参与导电。ecbNPNPNP13/39二极管和三极管N类型半导体P类型半导体二极管三极管NPNBJT导通示意图55/39/wiki/Bipolar_junction_transistorNPNBJT导通示意图14/39http://en.wik56/39部分小结本征半导体半导体掺杂(P型掺杂、N型掺杂)P-N结双极型器件(二极管/三极管)15/39部分小结本征半导体57/39内容提要半导体和PN结MOS晶体管CMOS门电路双极型逻辑和TTL电路16/39内容提要半导体和PN结58/39MOS晶体管结构PMOS晶体管n+n+p类型基底p+p+n类型基底NMOS晶体管Source:源极Gate:栅极Drain:漏极17/39MOS晶体管结构PMOS晶体管n+n+p类型基底p59/39MOS晶体管工作原理以NMOS晶体管为例Vgs>0源极(S)栅极(G)漏极(D)VgsVdsp类型基底18/39MOS晶体管工作原理以NMOS晶体管为例Vgs60/39MOS晶体管符号栅极源极漏极栅极(gate)源极(source)漏极(drain)VgsVgsN沟道MOS管P沟道MOS管+-+-Tips：栅极和另外两个极之间没有什么联系。但是栅极和源、漏极之间有电容耦合，在高速电路中会产生功耗。19/39MOS晶体管符号栅极源极漏极栅极(gate)源极(由其他材料构成的场效应管(FET)Amorphoussilicon(无定形硅)Polycrystallinesilicon

(多晶硅)Organicsemiconductors

(有机半导体)H.Sirringhaus,MaterialsandApplicationsforSolution-ProcessedOrganicField-EffectTransistors,Proc.IEEE,pp.

1570-1579,2009H.Sirringhaus,DevicePhysicsofSolution-ProcessedOrganicField-EffectTransistors,Adv.Mater.2005,17,2411–242561/39由其他材料构成的场效应管(FET)Amorphoussil62/39内容提要半导体和PN结MOS晶体管CMOS门电路双极型逻辑和TTL电路21/39内容提要半导体和PN结63/39CMOS电路CMOS:ComplementaryMOS，互补MOS用NMOS和PMOS用互补的方式共用，就形成CMOS。NMOS晶体管和PMOS晶体管总是成对出现，状态互补。常用CMOS门电路反相器/与非门/或非门/与或非门/或与非门22/39CMOS电路CMOS:Complementary64/39CMOS反相器23/39CMOS反相器65/39CMOS反相器的开关模型24/39CMOS反相器的开关模型66/39CMOS反相器的另一种表示法25/39CMOS反相器的另一种表示法67/39CMOS与非门26/39CMOS与非门68/39CMOS与非门的开关模型27/39CMOS与非门的开关模型69/39更多输入的CMOS与非门它的开关模型？门的数量和输入的关系？28/39更多输入的CMOS与非门它的开关模型？70/39更多。。。。29/39更多。。。。71/39CMOS与门30/39CMOS与门72/39CMOS或非门CMOS的或门如何得到？31/39CMOS或非门CMOS的或门如何得到？73/39CMOS非反相器32/39CMOS非反相器74/39CMOS与或非门（AOI门）用一级的延迟实现二级逻辑（与-或，或-与），在设计中比较有用。33/39CMOS与或非门（AOI门）用一级的延迟实现二级75/39CMOS逻辑系列标识一类CMOS器件（一个CMOS逻辑系列）--mmFAMnn，其中mm:74/54，表示民用或军用FAM：系列助记符，