第8章时序逻辑电路163

8.3常用的时序逻辑电路

8.2时序逻辑电路的分析

8.1时序逻辑电路的特点及功能描述第8章时序逻辑电路

8.4时序逻辑电路的设计1

时序逻辑电路是非常重要的另一种数字逻辑电路。它是数字系统中不可缺少的组成部分。本章讲述时序逻辑电路的结构模型、特点，讨论时序逻辑电路的分析设计方法；并介绍在计算机和其他数字系统中广泛应用的时序逻辑功能器件：计数器和寄存器。重点是计数器的分析和设计。

8.1时序逻辑电路的特点及功能描述2一

时序逻辑电路的结构模型及特点CPQRD1DC1

FF∑C1COSiCi-1AiBiCi

右图所示的电路就是一个简单的时序逻辑电路—串行加法器。电路的一部分是由一位全加器构成的组合逻辑电路；而另一部分则是由D触发器构成的存储电路，而且D触发器的输入和输出构成了时序逻辑电路的反馈回路。因而，时序逻辑电路的构成特点就是有存储电路，具有记忆功能。下面观察其工作过程，了解时序电路的工作情况。串行加法器3CPQRD1DC1

FF∑C1COSiCi-1AiBiCi图5-1串行加法器Ai：Bi：A0A1A2A3A4····B0

B1

B2

B3B4····+C-1S0C0C0C-1=0S1C1C1S2C2C2S3C3C3S4C4C4串行加法器的工作过程41.结构模型：它被反馈到组合电路的输入端，作为组合逻辑电路的内部输入信号与外部输入信号共同决定时序逻辑电路的输出状态。W(W1,W2,···,Wk)是组合逻辑电路的内部输出信号，也是存储器的激励(驱动)输入信号。这些信号之间的逻辑关系可以表示为：这是一个多输入、多输出结构的时序逻辑电路。

图中Q(Q1,Q2,···,Qj)是存储器的输出信号，5输出方程：Y(tn)=F[X(tn),Q(tn)]

驱动方程：W(tn)=G[X(tn),Q(tn)]

状态方程：Q(tn+1)=H[W(tn),Q(tn)]即时序电路可以用三组方程式来描述。为了更直观地描述时序电路的工作过程和逻辑功能，还需要列出状态转移真值表、状态转移图和时序波形图来说明。6CPQRD1DC1

FF∑C1COSiCi-1AiBiCi外部输入信号：Ai和Bi状态变量：Q→Ci-1对外输出信号：Si激励变量：D→

Ci输出方程：内输入内输出7CPQRD1DC1

FF∑C1COSiCi-1AiBiCi驱动方程(激励方程)：状态方程：再次强调：输出方程和驱动方程是组合电路方程，而状态方程是时序电路——触发器状态转移方程。82、时序逻辑电路的特点

结构特点：由组合逻辑电路和存储电路两部分组成；其中，存储电路必不可少。存储电路由触发器或由具有反馈回路的电路构成；逻辑特点：任何时刻电路的输出不仅仅取决于该时刻的输入信号，而且还与电路的历史状态有关，即与以前的输入信号和输出有关。(有记忆功能)

而组合逻辑电路仅由若干逻辑门组成，没有存储电路，因而无记忆功能，电路的输出仅仅取决于当前的输入。91.按逻辑功能来分类：

有计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发生器等比较典型、常用的电路。2.

按输入信号的形式可分为：

有电位控制型时序逻辑电路和时钟控制型时序逻辑电路。①电位型时序电路

——状态变化直接受输入电平的控制。二时序逻辑电路的分类

10②钟控型时序电路——状态的转换受时钟控制，只有在时钟上升沿/下降沿才能改变状态。钟控型电位型113.

按时钟控制方式分：同步时序电路：同步时序电路中所有的触发器由统一的时钟脉冲信号控制。因而触发器的状态是同步翻转的。异步时序电路：异步时序电路中所有的触发器不是由统一的时钟脉冲信号控制。因而触发器的状态的翻转不是同步的,而是有先有后，即是异步的。124.

按决定因素分：146页米里(Mealy)型时序电路：莫尔(Moore)型时序电路：输出不仅与现态有关，而且还取决于电路的输入，Y(tn)=F[X(tn),Q(tn)]，多用于一般时序电路。输出仅是现态的函数。Y(tn)=F[Q(tn)]，即输出仅取决于存储电路的状态(尽管存储电路与外部输入有关)。多用于计数器，是米里型电路的一种特例。FH613时序电路的分类和描述时序电路的分类可以归纳为：14

8.2时序逻辑电路的分析分析的目的是根据给定逻辑电路，确定电路的类型，找出电路的逻辑功能。时序逻辑电路分析建立在第六章组合逻辑电路和第七章触发器分析方法的基础上，主要利用第七章学习的触发器的状态转移表、状态方程、状态转移图、时序图等工具进行分析。后面举例说明15一、时序逻辑电路的分析步骤

时钟方程时序逻辑电路的分析步骤的流程图16

时钟方程⑴根据时序逻辑电路图，写三个逻辑方程式。①先写出异步时序逻辑电路的每个触发器的时钟方程，如果是同步时序逻辑电路，则触发器的时钟方程可以省略不写。②然后写出每个触发器的

驱动方程，也叫激励方程:W(tn)=G[X(tn),Q(tn)]LJ617

时钟方程③写出时序电路的输出方程:Y(tn)=F[X(tn),Q(tn)]

⑵根据驱动方程，逐级写出每个触发器的状态方程，即Q(tn+1)=H[W(tn),Q(tn)]⑶根据状态方程和输出方程列出电路的状态转移表，画出状态转移图或时序图。18

电路的状态转移表、状态转移图或时序图用不同的表现形式反映了时序逻辑电路的状态转移规律。⑷用文字概括电路的逻辑功能。

例如，时序图是时序电路的工作波形图。它直观地描述了时序电路的输入信号、时钟信号、输出信号及电路的状态转换等在时间上的对应关系。19例1:分析图示时序逻辑电路解:由图可见，该电路由2个JK触发器和一些门电路构成。各级触发器受同一时钟CP控制，是同步时序逻辑电路。外部输入信号A，输出信号F。具体分析过程如下。20①写出各级触发器的时钟方程、驱动方程和输出方程。驱动方程:输出方程:T触发器注意：电路图中连线上的信号传输方向都是由各器件的某个输出端流向多个器件的输入端；或者外输入信号流向多个器件的输入端。21②将激励方程代入相应触发器的特征方程求出各触发器的状态方程。③列状态转移表、画状态图和时序图。22状态转移真值表:输出次态现态输入00001111A当A=0时10001011001101000110F当A=1时1100001111100100010023状态转移图状态转移真值表:10001011001101000110输出次态现态输入00001111AF11000011111001000100FH2624A

F时

序图25A时序图Q1Q2F00000010011100111111101100010001010

0

0组合逻辑，A变则F变，不受时钟控制。56781234LJ20LJ2426④逻辑功能分析。此电路是一个同步模4可逆计数器。当A=0时，实现模4加法计数器的功能进行加法计数，当A=1时，电路进行减1计数，实现模4减法计数器的功能。27例2:分析图示时序逻辑电路激励信号(驱动方程)：输出方程：状态方程：注意：本例与后面的设计举例。28列状态转移表、画状态图和时序图。10101010011011101100100000100101100001000110011100110001输出ZN(t)S(t)Q2Q1Q0

Q2Q1Q0

态偏离态状效有序号状态转移表状态方程：输出方程：FH30产生移存码的状态方程。29偏离状态状态转移图：

结论:

这是一个不具备自启动特性的同步6进制计数器。LJ29LJ3530CPFQ0Q1Q2123456000100110111011001000时序图：31我们再总结—时序逻辑电路的分析步骤1.分析给定逻辑图，确定是同步还是异步时序逻辑电路，如果是异步时序逻辑电路，需逐级确定每个触发器的时钟方程。2.根据逻辑图，逐级写出每个触发器的激励方程,即

W(tn)

＝G[X(tn),Q(tn)]323.根据激励方程逐级写出每个触发器的状态方程,即

Q(tn＋1)＝H[W(tn),Q(tn)]；

写出电路的输出方程，即

Y(tn)＝F[X(tn),Q(tn)]4.根据状态方程、输出方程列出电路的状态转移表，画出状态转移图。5.画出时序图。6.概括电路的逻辑功能。33[例8-1]:分析图示电路的逻辑功能。解题过程见书。CPYQ2C11J1KQ0Q0C11J1KQ1Q1Q2C11K1J&34状态转移图/YQ2Q1Q0100000001111010011110101/0/0/0/0/1/1/1/1概括起来：该电路具有对时钟计数的功能，Y

端输出进位脉冲。因此，这是一个具有自启动特性的同步五进制计数器。FH3035

8.3常用的时序逻辑电路8.3.1寄存器和移位寄存器把二进制数据或代码暂时存储起来的操作称为寄存,具有寄存功能的电路称为寄存器。寄存器广泛地应用于数字计算机和数字系统中。寄存器是由具有存储功能的触发器构成的。一个触发器存放一位二进制代码，因此，用n个触发器组成的寄存器能存储n位二进制代码。参见下图36图8-6n位寄存器结构示意框图Q0

Q1···Qn-1D0

D1···Dn-1并行输入并行输入串行输出数据或代码控制信号串行输入数据或代码FF0FF1···FFn-1并行输出寄存器的主要任务是暂时储存二进制数据或代码，一般情况下不对存储内容进行处理，逻辑功能比较单一。下面分别介绍寄存器和移位寄存器。37一、寄存器（74LS175）

图中，D0~D3

是并行数码输入端，CR是清零端，CP是时钟脉冲输入端，Q0~Q3

是并行数码输出端。CPD0Q0Q0C11DFF0RCRD1Q1Q1C11DFF1RD2Q2Q2C11DFF2RD3Q3Q3C11DFF3R1当CP脉冲的上升沿到达时，数据输入端的二进制数据Di

就会保存在数据寄存器中，而其余时间，寄存器保持原状态。这种工作方式是并入/并出方式。38输入输出(次态)CRCPD0D1D2D3Q0Q1Q2Q30×××××00001↑d0d1d2d3d0d1d2d310,1或↓××××保持表8-274LS175的功能表⑴异步清零当CR=0时⑵并行置数当CR=1，在CP脉冲的上升沿时刻⑶保持功能当CR=1，在CP脉冲的其他时刻39二、移位寄存器在控制信号作用下，可实现右移也可实现左移。双向移位寄存器单向移位寄存器左移寄存器右移寄存器每输入一个移位脉冲，移位寄存器中的数码依次向右移动1位。每输入一个移位脉冲，移位寄存器中的数码依次向左移动1位。

移位寄存器除了具有存储代码的功能，还具有移位的功能。40右移输入Di右移输出Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3移位脉冲CPDiQ31.单向移位寄存器右移位寄存器即：在CP

上升沿作用下，串行输入数据Di

逐步被移入

FF0中；同时，数据逐步被右移。41设串行输入数码DI=1011，电路初态为

Q0Q1Q2Q3=0000。

可见，移位寄存器除了能寄存数码外，还能实现数据的串、并行转换。10111401011300100200011100000Q3Q2Q1Q0移位寄存器中的数输入数据移位脉冲在4个移位脉冲作用下，串行输入的4位数码1011全部存入寄存器，并由Q0、Q1、Q2和Q3并行输出。举例说明工作原理4210111401011300100200011100000Q3Q2Q1Q0移位寄存器中的数输入数据移位脉冲工作原理举例说明

再输入4个移位脉冲时，串行输入数据1011将从Q3端串行输出。01100511000610000710111400000801011300100200011100000Q3Q2Q1Q0移位寄存器中的数输入数据移位脉冲1从

Q3端取出0从

Q3端取出1从

Q3端取出1从

Q3端取出就数据的传送来说，这种工作方式是串入/串出的。43左移位寄存器左移输出D0D1D3DiD2左移输入Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3CP移位脉冲移存规律：

移位寄存器结构特点：各触发器均为D功能且串联使用。可见，单向移位寄存器工作方式可以是串入/串出的，还可以是串入/并出的。44CRCRDSLDSRCP74LS194Q0Q1Q2Q3M1M0D0D1D2D32.集成双向移位寄存器74LS194SR移位脉冲输入端右移串行数码输入端SL左移串行数码输入端D3D2D1D0并行数码输入端Q3Q2Q1Q0并行数据输出端，从高位到低位依次为Q3~Q0。M1M0工作方式控制端M1M0=00时,保持功能。M1M0=01时,右移功能。M1M0=10时,左移功能。M1M0=11时,并行置数

功能。异步置0端低电平有效4574LS194的功能表Q3Q2Q1Q0M1M0DSLDSRCPCR74LS194D3D2D1D0CRd00×保持××××××1左移输入00Q3Q2Q1×××××1左移输入11Q3Q2Q1×××××11右移输入0Q2Q1Q00××××0×1右移输入1Q2Q1Q01××××1×1并行置数d3d2d1d0d3d2d1××0001011010111保持××××××0,1,↓××1置零0000×××××××××0Q3Q2Q1Q0D3D2D1D0DSRDSLCPM0M1CR说明输出输入异步清0、数据保持、同步左移、同步右移、同步置数五种功能46Q0Q1Q2Q3

CRS1

CPS0

SR

D0D1D2D3SLCT74194CRCRDSLDSRCP74LS194Q0Q1Q2Q3M1M0D0D1D2D3其中，D0D1D2D3都是并行数据输入端；Q0Q1Q2Q3都是并行数据输出端。值得注意的是，无论何种工作方式下，Q0Q1Q2Q3都可以作为并行数据输出端。473.移位寄存器74LS194的工作方式及应用移位寄存器输入/输出数据的工作方式有4种：串入/串出方式、并入/并出方式、串入/并出方式和并入/串出方式。串入/串出方式通常用于信号延迟；并入/并出方式通常用于保存数据；串入/并出和并入/串出方式通常用于数据格式的串/并和并/串转换，这是信息传输和处理的需要。此外，移位寄存器还可以用来构成移位型计数器和序列检测器。48上图是一个由74LS194构成的4位环形计数器，也称为顺序脉冲发生器。D0D3D2D1Q3Q2Q1Q0M1M0DSLDSRCP74LS194CR1110000×注意：这是一个左移电路，而书192页是右移电路。DSL=

Q0⑴

环形计数器在数字系统中，常用来控制某些设备按照事先规定的顺序进行计算或操作。其波形见下页49顺序脉冲指在每个循环周期内，在时间上按一定先后顺序排列的脉冲信号。CP12345678Q0Q1Q2Q34T4位环形计数器其工作原理见下页50D0D3D2D1Q3Q2Q1Q0M1M0DSLDSRCP74LS194CR1110000×CP12345678Q0Q1Q2Q3

利用并行置数功能将电路初态置为Q0Q1Q2Q3=D0D1D2D3=0001电路执行左移功能来一个CP脉冲，各位左移一次，即Q3→Q2→

Q1→

Q0。左移输入信号DSL由Q0

提供，因此能实现循环左移。从Q0~Q3依次输出顺序脉冲。顺序脉冲宽度为一个CP周期。00010010010010000001001001001000000151D0D3D2D1Q3Q2Q1Q0M1M0DSLDSRCP74LS194CR1110000×表8-54位环形计数器的状态表CP的顺序串行输入DSLQ0Q1Q2Q3000001初态100010工作状态2001003010004100011110110110110111Q0Q1Q2Q3模值为4负脉冲波形52环形计数器的特点如下：①结构特点：首尾相连。②状态转移特点：状态转移满足移存规律。③优点：所有触发器中只有一个是0(或1)，利用Q端作状态输出不需加译码器。在CP脉冲的作用下，Q端轮流出现矩形脉冲，所以也可称为顺序（节拍）脉冲分配器。④缺点：有效状态利用率低。n

级移位寄存器可以构成模n(n进制)环形计数器。无效状态为2n-n个。另外，这种环形计数器需要设置初态，中必须有标志位，即有1位与其他3位的状态不同。5374LS194构成的七进制扭环形计数器CPQ0Q1Q2Q311000211003111041111501116001170001⑵扭环形计数器移存码54Q1Q2Q3Q00001001101111111100011001110101110101101010101000110000010010010CP12345678Q0Q1Q2Q3100011001110111101110011000110001100也是一个7分频器，从任意Q端输出。注意：与书193页电路的不同。五进制计数器。55CPQ0Q1Q2Q3110002110031110401115001160001也是一个6分频器，从任意Q端输出74LS194构成的六进制扭环形计数器1000书194页图8-13的左移的环形计数器，但其初态也不能是任意的。56Q1Q2Q3Q00001001101111000110011100000100111111101011000101011010001011010

不具备自启动性。所以，其初态也不能是任意的。57扭环形计数器的特点是：

可以任意设置初态，电路每次状态变化只有一个触发器翻转，与之配合工作的译码器不存在竞争冒险现象。电路比较简单，具有自启动性。但电路状态利用率不高，一个n位移位寄存器，最多构成2n进制扭环形计数器，因此，有2n-

2n个状态没有利用。例如：第一例：有效状态为M=2n-1=7（奇数进制），

第二例：有效状态为M=2n=6（偶数进制），

书193页：有效状态为M=2n-1=5（奇数进制）。58扭环形计数器（TwistedCounter）

CT74194CPCR1CP11SRD0D1D2D3SLQ0Q1Q2Q3S1S0

0

1

11Q0Q1Q2Q301110011000100001000110011101111SR=

Q3模值为80111数据也不是唯一的5913进制扭环计数器电路CT74LS194(1)O1XXXXXCRD0D1D2D3M0M1DSLDSRCT74LS194(2)O1XXXXCRD0D1D2D3M0M1DSLDSR&XCPCRQ0Q1Q2Q3Q0′Q3′Q2′Q1′6013进制扭环计数器的状态转换表13个CP，来一次上升沿，因此，这也是一个13分频器从任意Q端输出都是13分频61应用实例1

串并转换电路是通信系统中重要的组成部分，在远距离传输时，数据的收发端往往是并行信号，而传输时常用串行信号。输入端为并行-串行转换，输出端为串行-并行转换电路。图8-14是用两片74LS194四位双向移位寄存器组成的七位数据串并转换电路。其工作原理自己分析。62并行-串行转换串行-并行转换63用移位寄存器实现

的交通灯状态控制器参考电路红灯黄灯绿灯应用实例264主要要求：

理解计数器的分类，理解计数器的计数规律。理解常用集成二进制和十进制计数器的功能及其应用。

掌握二进制计数器的组成和工作原理。

掌握利用集成计数器构成

N

进制计数器的方法。8.3.2计数器65计数器的作用与分类

计数器累计输入脉冲的最大数目被称为计数器的“模”，用M表示。如M=10，又称为10

进制计数器，它实际上就是计数器的有效循环状态数，又称计数容量或计数长度。

计数统计时钟脉冲的个数。

计数器能够完成对时钟脉冲计数操作的电路。计数器正是数字系统中常见的、应用广泛的基本时序逻辑部件，它的基本逻辑功能是用计数器中触发器输出的状态组合来记忆输入脉冲的个数。66计数器的用途

计数、分频、定时、数字运算等。计数器分类同步计数器异步计数器加法（增量）计数器减法（减量）计数器可逆计数器二进制计数器非二进制计数器可变模值计数器按时钟控制类型分：按计数规律分：按计数进制(模值)分：67㈠SSI同步二进制计数器同步4位二进制加法计数器一、同步计数器

计数规律是遵循8421码00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序68CP12345678910111213141516Q0Q1Q2Q3COCO=Q3nQ2nQ1nQ0n，因此，CO在计数至“15”时跃变为高电平，在计至“16”时输出进位信号的下降沿。000001000010011000010101001101111000110010101110100111011011111100000000000000000001069同步二进制加法计数器的构成FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDCO与书199页图8-16略有区别，但构成原理一样。70同步二进制减法计数器具体参见书200页图8-17计数

顺序计数器状态输出计数

顺序计数器状态输出Q3Q2Q1Q0COQ3Q2Q1Q0CO0000018100001111109011102111001001100311010110101041100012010005101101300110610100140010071001015000102.

同步4位二进制减法计数器713.同步3位二进制加减法计数器（可逆计数器）当M=1时，电路进行加计数当M=0时，电路进行减计数与书201页图8-18电路结构完全一样。72中规模

MSI

集成同步计数器产品种类多、品种全、通用性强，应用广泛。㈡

集成同步计数器（中规模）这些计数器通常具有计数、保持、预置数、清零(置0)等多种功能。集成计数器也分同步和异步计数器两大类。下面选取几个典型器件进行介绍：1、集成同步二进制计数器7374LS161CPQ0Q1Q2Q3COD074LS161和74LS163逻辑功能示意图74LS163CTTCTPCRLDD1D2D3CRLD(1)集成同步二进制计数器74LS161和74LS163计数脉冲输入端，上升沿触发。

CR

为清0控制端，

低电平有效。

LD为同步置数控制端，低电平有效。置数数据输入端，为并行数据输入。计数控制端，高电平有效。计数状态输出端，从高位到低位依次为Q3

Q2

Q1

Q0。进位输出端74该计数器具有：异步清零、同步置数、同步计数、保持四种功能CT74LS161的功能表

CO=CTT·Q3Q2Q1Q0

CO=Q3Q2Q1Q0

CO=CTT·Q3Q2Q1Q0异步置00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR说明输出输入00000

CR=0

时，不论有无CP

和其他信号输入，计数器被置0。d0d1d2d3d0d1d2d301

当

CR=1、LD=0

，在CP

上升沿到来时，并行输入的数据d3~d0被置入计数器。00

当

CR=LD=1，且CTT和CTP中有0

时，状态保持不变。当

CR=LD=CTT=CTP=1

时，在计数脉冲的上升沿进行4位二进制加法计数。CO在计数至“1111”时出高电平，在产生进位时输出下降沿。7574LS161与74LS163的功能比较

CO=CTT·Q3Q2Q1Q0

CO=Q3Q2Q1Q0

CO=CTT·Q3Q2Q1Q0

同步清00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000×××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR说明输出输入74LS163

CO=CTT·Q3Q2Q1Q0

CO=Q3Q2Q1Q0

CO=CTT·Q3Q2Q1Q0

异步清00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR说明输出输入74LS161

74LS161与74LS163的差别是：“161”为异步清

0，“163”为同步清

0

。其他功能及管脚完全相同。76CP12345678910111213141516Q0Q1Q2Q3CO0000010000100110000101010011011110001100101011101001110110111111000000000000000000010计数规律是遵循8421码；当计数至最大值1111时，进位输出端CO=17700000001001000110100010101100111100010011010101111001101111011110000000100100011010001010110011110001001

1010101111001101111011110123456789101112131415状态转移表状态转移图7874LS160CPQ0Q1Q2Q3COD074LS162CTTCTPCRLDD1D2D3CRLD正如“161”与“163”一样，“160”与“162”的差别是：“160”为异步清0，“162”为同步清0

；“160”与“162”的管脚以及其他功能完全相同。(2)集成同步十进制加法计数器74LS160和74LS162该计数器具有：清零、同步置数、同步计数、保持四种功能79

CO=CTT·Q3Q0

CO=Q3Q0

CO=CTT·Q3Q0

异步清00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000××××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR输出输入

CO=CTT·Q3Q0

CO=Q3Q0

CO=CTT·Q3Q0

同步清00保持×××××0×11保持××××××011计数××××1111d0d1d2d3d0d1d2d3××0100000×××××××0COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR输出输入74LS160与74LS162的功能表

CT74LS160

CT74LS162×进位输出CO

在输入第9个脉冲时为高电平，在输入第10个脉冲时输出下降沿。800000000100100011010001010110011110001001

0123456789

0000000100100011010001010110011110001001状态转移表状态转移图CO=Q3Q0818421BCD码，当计数至最大值1001时，进位输出端CO=1Q0Q1Q2Q3COCP12345678910010000000010011000010101001101111000110000000000000001082十进制计数器

74LS160(162)与二进制计数器

74LS161(163)

比较

74LS160CPQ0Q1Q2Q3COD074LS162CTTCTPCRLDD1D2D3CRLD74LS161CPQ0Q1Q2Q3COD074LS163CTTCTPCRLDD1D2D3CRLD◆逻辑符号形式一样。

◆输入端用法一样。

◆“160(162)”输出

1位8421BCD码；“161(163)”输出4位二进制数。8374LS160(162)的计数态序表

00001010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计数器状态计数顺序74LS161(163)的计数态序表

841FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRDFF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11CPRD二、异步计数器

JK触发器构成的异步二进制加法计数器㈠SSI异步二进制计数器(十六进制8421码)

8500010010CPQ3Q0Q1Q20000来一个CP

翻转一次

来一个Q0

翻转一次

来一个Q1

翻转一次

来一个Q2

翻转一次

11110000

输入第“1”个计数脉冲时，计数器输出为“0001”；输入第“2”个计数脉冲时，计数器输出为“0010”。输入第“15”个脉冲时，输出“1111”，当输入第“16”个脉冲时，输出返回初态“0000”，且Q3

端输出进位信号下降沿。因此，该电路构成4位二进制加法计数器。依次输入脉冲时，计数状态按

4位二进制数递增规律变化。◆

工作原理86用D触发器可构成异步二进制计数器吗？如何连接？◆D触发器构成的异步二进制加法计数器FF01DRC1Q0Q1Q2Q3FF11DRC1FF21DRC1FF31DRC1CPRDQ0Q1Q2Q3其工作原理与前述JK

触发器所构成的二进制计数器的相同。书207页图8-23电路有错。时钟应当是上升沿有效。87前面介绍的异步计数器是组成中规模集成计数器的基础。中规模集成计数器产品种类多、品种全、通用性强，应用广泛。㈡

集成异步计数器（中规模）

其中，比较典型的有：异步二-八-十六进制计数器74197、74LS197；异步十进制计数器74196、74LS196、74290、74LS290等。下面对集成异步二-五-十进制计数器74LS290进行介绍：⑴74LS290基本结构与逻辑功能示意图88Q0Q1Q2Q374LS290M=5CP0M=2CP1CP0CP1Q0Q1Q2Q3R0AR0BS9AS9B(a)逻辑功能示意图(a)逻辑符号内含一个

1位二进制计数器和一个五进制计数器。M=2M=5二进制计数器的计数脉冲输入端，下降沿触发。

二进制计数器输出端

五进制计数器的输出端，从高位到低位依次为Q3、Q2、Q1。

五进制计数器的计数脉冲输入端，下降沿触发。R0AR0B异步置

0端

(结构图中未画出)S9AS9B异步置

9端89

①异步置

0功能：当

R0=R0A·R0B=1、S9=S9A·S9B=0

时，计数器高电平有效的异步置0。⑵74LS290的功能

②异步置

9功能：当

S9=S9A·S9B=1、R0=R0A·R0B=0

时，计数器高电平有效的异步置9。

③计数功能：当

R0A·R0B=0且S9A·S9B=0时，在

时钟下降沿进行计数。计数00置91001×10置00000×01Q0Q1Q2Q3CPS9A·S9BR0A·R0B说明输出输入××90⑶74LS290的基本应用Q0Q1Q2Q374LS290CP0CP1R0AR0BS9AS9B计数输入1①构成

1位二进制计数器输出CP0Q0M=2CPQ0

序号Q0001191②构成异步五进制计数器计数输入Q0Q1Q2Q374LS290CP0CP1R0AR0BS9AS9B输出1CP1Q3Q1Q2000100010110001000100010Q3Q2Q100001001201030114100CPM=5Q1

Q2

Q3

模5的进位输出端是Q3端。92③构成

8421BCD码异步十进制计数器Q0Q1Q2Q374LS290CP0CP1R0AR0BS9AS9B

电路接法计数输入输出从高位到低位依次为

Q3、Q2、Q1、Q0M=2CPM=5Q0

Q1

Q2

Q3

所以，电路将对CP按照8421BCD码进行十进制异步加法计数，模10的进位输出端是Q3端。93Q3Q0Q1Q2CP124567891031

工作波形设计数器初态为

0000。

Q0

为模2计数器输出端，因此来一个CP翻转一次。

Q3Q2Q1

为对

Q0

进行五进制计数的输出端。1002010311000145000

由上述工作波形可见，该电路构成

8421BCD码加法计数器。模10的进位输出端是

Q3端。94④构成

5421BCD码异步十进制计数器Q0Q1Q2Q374LS290CP0CP1R0AR0BS9AS9B

电路接法计数输入

输出从高位到低位依次为

Q0、Q3、Q2、Q1M=2CPM=5Q0

Q1

Q2

Q3

电路将对CP按照5421BCD码进行十进制异步加法计数，Q0Q3Q2Q1

的波形图如下页。5421BCD码模10的进位输出端是Q0端，而且Q0端输出的是对称波形。95CP12345678910Q1Q2Q3000所以，Q0Q3Q2Q1的状态转移表如96页。1000101100010001000101100010000Q000001111105421BCD码模10的进位输出端是Q0端，而且Q0端输出的是对称波形。9600000001001000110100100010011010101111005421BCD码状态转移图97三、任意进制计数器的构成方法

从降低成本考虑，集成电路的定型产品必须有足够大的批量。因此，目前常见的计数器芯片在计数进制上只做成应用广泛的几种类型，如十进制、十六进制、7位二进制、12位二进制、14位二进制等。因而，在需要其他任意一种进制计数器时，只能用已有的计数器产品经过外电路的不同连接方式得到。

采用CT74160、161、162、163和290等集成芯片加适当反馈电路后构成任意模值计数器—或分频器。98①利用清除端的复位法—或称反馈清零法②利用置入控制端的置位法—或称反馈置数法

通常MSI计数器都有清零、置数控制端，因此，实现模M

计数分频器的基本方法有两种：991.利用清除端的复位法CR

基本设计思想是：计数器从全0状态S0开始计数，计满M个状态后产生清0信号，使计数器恢复到初态S0，然后再重复上述过程。根据集成计数器清零端的清零方式的不同分为：㈠采用同步计数器160、161、162、163芯片①异步清0方式：CT74160、161:有暂态SM100②同步清0

方式：CT74162、163：无暂态SM

计数器在S0

~SM-1共M个状态中工作，当计数器进入SM状态时,反馈电路产生清0信号，使计数器立即清0返回S0状态。

计数器在S0

~SM-1共M个状态中工作，当计数器进入SM-1状态时,反馈电路产生清0信号，但计数器要等下一拍时钟来到时，才清0返回S0状态。例1

用4位二进制计数器CT74161实现模10计数器。1010000000100100011010001010110011110001001101010111100110111101111以上都是思路，做作业时不需要写在作业本上解：161是低电平有效的异步清零的，因此，设计时要考虑暂态。初始状态102Q1Q000011110000111100132457612131514891110

1

×Q3Q2CR

1

1

1

1

1

1

1

1

1

0××××⑴列出模10有效工作状态表序号Q3Q2Q1Q000000100012001030011401005010160110701118100091001⑵根据暂态写出反馈清零方程⑶画出电路连接图。(见下页)⑷画出电路时序图。——工作波形(见下下页)101010也可用卡诺图得到103基本RS触发器的作用是使各级触发器可靠复“0”电路结构：计数器161+与非门+基本RS触发器或：计数器160+与非门+基本RS触发器电路结构固定，仅仅改变计数器输出端(Qi)与与非门输入端的接法。74LS16174LS161104例1时序图时序图中没有暂态，只有有效状态。00001000010011000010101001101110000110010000105用CT74161设计一个模6的计数器。暂态LJ1040000000100100011010001010110011110001001101010111100110111101111

电路结构固定，仅仅改变计数器输出端(Qi)与与非门输入端的接法。

Q0Q1Q2Q3D0D1D2D3CP^CT74161CRLDCTTCTPCO&1CP106例2采用一片集成4位二进制计数器CT74163，设计模10计数器。解：163低电平有效的同步清零的，设计时不考虑暂态。0000000100100011010001010110011110001001101010111100110111101111以上都是思路，做作业时不需要写在作业本上107⑴列出模10有效工作状态表序号Q3Q2Q1Q000000100012001030011401005010160110701118100091001⑵写出反馈清零方程⑶画出电路连接图。

Q0Q1Q2Q3D0D1D2D3CP^CT74163CRLDCTTCTPCO&1电路结构：计数器CT74163(或162)+与非门1080000000100100011010001010110011110001001101010111100110111101111用CT74163设计一个模8的计数器。

Q0Q1Q2Q3D0D1D2D3CP^CT74163CRLDCTTCTPCO&1没有暂态109⑴两片CT74161/163同步级联成模256电路关于级联1÷2561CPQ4Q5Q6Q7CT74161

ⅡCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3Q0Q1Q2Q3CT74161ⅠCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3××××××××说明：①CR=LD=1②只有片Ⅰ进位输出端CO=1时，片Ⅱ的CTT=1,此时片Ⅱ才计数一次。计数状态：00000000~11111111LJ77110⑵两片CT74160/162同步级联成模100电路说明：①CR=LD=1②只有片Ⅰ进位输出端CO=1时，片Ⅱ的CTT=1,此时片Ⅱ才计数一次。采用级联方式获得的计数器模值为

M＝M1×M2×·····×Mn1÷1001CPQ4Q5Q6Q7CT74160

ⅡCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3Q0Q1Q2Q3CT74160ⅠCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3××××××××111⑶异步级联采用级联方式获得的计数器模值为

M＝M1×M2×·····×MnLJ771÷1001CPQ4Q5Q6Q7CT74160

ⅡCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3Q0Q1Q2Q3CT74160ⅠCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3××××××××1异步时钟112例3：用两片160实现模24计数分频电路。解：160是低电平有效的异步清零的，因此，设计时要考虑暂态。且160是十进制数器。用两片160实现模24计数分频电路时，①片2十位数，片1个位数；②有效状态：00~23，暂态：24，即0010-0100；③反馈清零方程：113ZLJ1111CPCT74160

ⅡCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3CT74160ⅠCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3××××××××&&&1141CPCT74160

ⅡCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3CT74160ⅠCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3××××××××&&&用两片160实现模86

计数分频电路如下有效状态：00~85，暂态：86，即1000-0110；Z115例4：用两片161实现模24计数分频电路。解：161是低电平有效的异步清零的，因此，设计时要考虑暂态。且161是十六进制数器。因此，用两片161实现模24计数分频电路时，①片2十六进制高位，片1十六进制低位；②有效状态：(00~17)16暂态：(18)16，即0001-1000；③反馈清零方程：(24)10＝(18)16116ZLJ1101CPCT74161

ⅡCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3CT74161ⅠCPCTTCTPQ0Q1Q2Q3COCRLDD0D1D2D3××××××××&&