电子技术第11讲(触发器、寄存器) new

1第11讲第21章时序逻辑电路21.1双稳态触发器

R-S触发器

D触发器

JK触发器21.2寄存器2第21章触发器和时序逻辑电路触发器类型触发器双稳态触发器单稳态触发器无稳态触发器按功能按结构RS触发器JK触发器D触发器T触发器主从触发器维阻触发器3第21章触发器和时序逻辑电路21.1双稳态触发器21.1.1R-S触发器Q,Q输出端1.基本的R-S触发器组成：用2个与非门(或或非门)构成&&RDSDQQRD—RESET直接复位端SD—SET直接置位端4基本R-S触发器真值表SDRDQQ

0101(复位)1010(置位)00保持原状

11不确定&&RDSDQQ011100RD=0同时SD=1时,Q=0。故RD称为复位端,或称为清0端5R-S触发器真值表&&RDSDQQ011100SDRDQQ

0101(复位)1010(置位)00保持原状

11不确定SD=0同时RD=1时,Q=1。故SD称为置位端,或称为置1端6&&RDSDQQR-S触发器真值表SDRDQQ

0101(复位)1010(置位)00保持原状

11不确定111100指RD、SD从01或10变成11时,输出端状态不变7&&RDSDQQR-S触发器真值表SDRDQQ

0101(复位)1010(置位)00保持原状

11不确定001111指RD、SD同时从11变成00时,

输出端状态不定8R-S触发器真值表SDRDQQ

0101(复位)1010(置位)00保持原状

11不确定&&RDSDQQ00111111&&RDSDQQ001111110000即Q、Q可能是01,也可能是10。设计电路时此种情况应避免指RD、SD同时从11变成00时,输出端状态不定9R-S触发器特点:(1)具有两个稳态（Q=0,Q=1或Q=1,Q=0）,称为双稳态触发器。(2)可触发使之翻转（使RD、SD之一为1时可翻转）。(3)具有记忆功能（RD、SD都为0时，保持原来状态）。10R-S触发器应用举例:单脉冲发生器&&RDSDQQ+5V+5V4.7k4.7kK11R-S触发器应用举例:单脉冲发生器&&RDSDQQ+5V+5V4.7k4.7kK12R-S触发器应用举例:单脉冲发生器&&RDSDQQ+5V+5V4.7k4.7kKQQt正脉冲负脉冲132.时钟控制电平触发的R-S触发器（可控RS触发器）触发器功能表CP:时钟脉冲(ClockPulse)

R、S控制端CPSRQn+1说明1010清01101置1100Qn保持111不定避免0

Qn保持&&RDSDQQ&&RSCP14CPSRQn+1说明1010清01101置1100Qn保持111不定避免0

Qn保持状态表达式：Qn+1=S+RQn SR＝0

触发器功能表15时钟控制电平触发的R-S触发器(续)时钟控制

—只有CP=1时，输出端状态才能改变电平触发—在CP=1时，控制端R、S的电平（1或0）发生变化时，输出端状态才改变用途:D触发器和J-K触发器的内部电路CPSRQn+1说明1010清01101置1100Qn保持111不定避免0

Qn保持1621.1.3D触发器1.时钟控制电平触发的D触发器CPSRQn+1说明1101置11010清0100Qn保持111不定避免0Qn保持1D其他两种情况不会出现&&RDSDQQ&&RSCP17时钟控制电平触发的D触发器功能表

CPDQn+1

1001110QnCP=1时,Qn+1=DCP=0时,保持原状D触发器具有数据记忆功能1DCP&&RDSDQQ&&18时钟控制电平触发的D触发器1DCP&&QQ&&符号RDSDRDSDDCPQQ192.维持阻塞型D触发器符号&&RDSDQQ&&&&DCPRDSDDCPQQ20维持阻塞型D触发器的引脚功能符号D数据输入端CP时钟脉冲Q、Q输出端，Q的小圈

表示是反相输出端,

即Q总是与Q相反RDSDDCPQQRD

直接清0端(复位端)RD=0,SD=1时，Q=0SD

直接置1端(置位端)RD=1,SD=0时，Q=1

小圈表示低电平有效21维持阻塞型D触发器的引脚功能(续)功能表CPQn+1D触发方式:边沿触发（时钟上升沿触发）功能表说明：在CP上升沿时，Q等于D；在CP高电平、低电平和下降沿时，Q保持不变RDSDDCPQQ22时钟下降沿触发的维持阻塞型D触发器功能表CPQn+1D功能表说明：在CP下降沿时，Q等于D；在CP高电平、低电平和上升沿时，Q保持不变RDSDDCPQQ233.集成D触发器介绍(1)集成双D触发器74LS74RDSDDCPQQRDSDDCPQQVcc(+5V)GND(地)24D触发器应用举例:用D触发器将一个时钟进行2分频。DCPQQCPCPQQ01RD、SD不用时，悬空或通过4.7k的电阻接高电平频率FQ

=FCP/2D触发器功能CP时，Q=D25用2个2分频器级联组成一个4分频器DCPQQDCPQQCP1Q2QF2Q=F1Q/2=FCP/426(2)集成4D触发器74LS175RDQQRDQQRDQQRDQQCP1D2D3D4DRD2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND特点:一个集成电路中有4个D触发器,

时钟CP公共,清0端RD公共。27集成4D触发器74LS175的应用举例—抢答电路1Q1Q2Q2Q3Q3Q4Q4QVccGND1D2D3D4DCPR500x4+5V111&&1+5V4.7k蜂鸣器CP1kHz主持人清0甲乙丙丁74LS175参赛人抢答按键128(3)集成8D触发器QDRQDR内部有8个D触发器CP1D8DRDGNDVcc1Q2D3D4D5D6D7D2Q3Q4Q5Q6Q7Q8Q内部有8个D触发器

Q输出RD公共CP公共29课堂练习题目:时钟CP及输入信号D的波形如图所示，试画出各触发器输出端Q的波形，设各输出端Q的初始状态=0。DQDCPQ1Q2DQDCP30DQDCPQ1课堂练习(续)CPDQ131课堂练习(续)Q2DQDCPCPDQ132作业：P348习题21.1.8，

21.1.1033工作原理

KCPJRSCP’主R-S从R-SQM21.1.2J-K触发器主从型J-K触发器主从JK触发器工作过程分两步：①CP=1时，主触发器接收输入信号，从触发器被封锁而保持不变；②CP由“1”变“0”时，主触发器被封锁，从触发器接收主触发器的状态，触发器的状态发生相应变化，CP＝0期间，触发器状态保持。Q和Q的变化仅发生在CP的下降沿。－－脉冲触发方式34主从J-K触发器逻辑表达式QQRDSDJKCPQn+1=JQn+KQnJKQn+100Qn01010111Qn符号35主从J-K触发器R、S端功能QQRDSDJKCPRD复位端SD置位端

RD=0,SD=1时Q=0RD=1,SD=0时Q=1正常工作时

RD=1,SD=136主从型J－K触发器工作波形图举例JKQn+100Qn01010111Qn0CPJKQ置1清0翻转翻转CP接收JK信号Q状态转变37有多个J、K控制端的J-K触发器J=J1•J2K=K1•K2QQRDSDJ1K1CPJ2K2&&JK3810CPQQ当JK=11时，在CP下降沿翻转(计数)用主从J-K触发器构成2分频器CPQQRDSDJKCPFQ=FCP/2RS,JK悬空或通过4.7k的电阻接高电平CPQ239CP2个2分频器级联组成4分频器F2Q=FCP/42Q1QCP2Q4QQRDSDJKCPQQRDSDJKCP40触发器课堂练习题目：时钟CP及输入信号D的波形如图所示，试画出触发器输出端Q的波形，设输出端Q的初始状态=0。JKQ1DCPQQ41触发器课堂练习(续)CPDQ(J)K由主从型J-K触发器构成的D触发器JKQ1DCPQQJ=0、K=1时，CPQ=0J=1、K=0时，CPQ=142例：P350习题21.1.14CPRDQ1(J)DQ2QSD=1QJDRDKQ1Q2DC43例：电路和输入信号波形如图所示，画出各触发器Q端的波形。各触发器的初始状态为0。解：两个JK触发器均连接成下降沿出发（T触发器）。Q1Q244由J-K触发器构成的T和T’触发器(P294)将JK触发器的J、K端连接在一起作为T端，就构成了T触发器，因此T触发器没有专门设计的定型产品。

特性方程

Qn+1=TQnTQnQn+1000011101110特性表特性表可知，T=1，Qn+1=Qn，触发器为计数状态，T=0，Qn+1=

Qn，触发器为保持状态。QC1TQ1NCPT触发器逻辑符号45

当T触发器的输入端为T=1时，称为T’触发器。T’触发器的特性方程：CPQ1CP由J-K触发器构成的T和T’触发器(P294)46（1）识别触发器类型，触发沿（上升沿、下降沿），确定输出输入逻辑式；（2）依据输入信号（注意R、S信号），逐级画出输出信号。注意：有中间变量的，中间变量的波形 也应画出。分析步骤：4721.2寄存器21.2.1数码寄存器(并行寄存器)DCP一个D触发器组成1位的数码寄存器CP上升沿,Q=DCP高电平、低电平、下降沿，Q不变由D触发器组成，用于存放数码。RDSDDCPQQ48由4D集成电路74LS175组成4位二进制数寄存器RDQQRDQQRDQQRDQQCP1D2D3D4DR2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND〔吊高电平〕D3D2D1D0CPQ3Q2Q1Q0RGNDVcc+5V+5V

74LS175（电源〕CP1D2D3D4D1Q2Q3Q4Q4D锁存器数码寄存器(续)4位二进制数49数码寄存器(续)由8D集成电路74LS273组成8位二进制数寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V

74LS2731D8D1Q8Q8D锁存器Q4Q5Q6Q7D4D5D6D7CP8位二进制数D7~D050数码寄存器用于计算机并行输入/输出接口外部设备(打印机)8D锁存器1D~8D1Q~8QCPD7~D0计算机CPU控制信号计算机CPU数据总线输出接口计算机总线画法:一条粗线代表8条线5121.2.2串行移位寄存器1.用D触发器组成的移位寄存器QSRDQSRDQSRDQSRDDiRQ1Q2Q3Q4CP串行输入5213.6寄存器13.6.2串行移位寄存器1.用D触发器组成的移位寄存器经4个CP脉冲,Di出现在Q4上Q1Q2Q3Q4CPDiDiDiDiCPDiDiDi0CPDiDi00CPDi000R0000由D触发器组成的串行移位寄存器功能表QSRDQSRDQSRDQSRDDiRQ1Q2Q3Q4CP串行输入53循环移位寄存器RQSRDQSRDQSRDQSRDQ1Q2Q3Q4CP经4个CP脉冲循环一周C