大学计算机组成原理-第6章、中央控制器

1

第六章、中央控制器

outlineCPU的功能和组成控制器控制原理指令周期（★★★）时序产生器和控制方式硬布线控制器微程序控制器（★★★）流水线处理器2CPU的组成和功能CPU的组成CPU的功能CPU中的主要寄存器操作控制器时序产生器3CPU的组成运算器算术运算/逻辑运算控制器从内存取出一条指令,并指出下条指令的地址对指令进行译码,产生相应的控制信号产生执行部件的运行所需要的控制信号指挥并控制CPU,内存和I/O设备之间的数据传送4CPU的功能取出指令并执行指令的部件------CPU数据加工----ALU.算术/逻辑运算；指令控制：指令执行的顺序控制;操作控制:

产生各种操作信号;时间控制:

控制操作信号的发生时间;5CPU中的主要寄存器PC(ProgramCounter)----程序计数器AR(AddressRegister)---地址寄存器DR(DataRegister)----数据缓冲寄存器IR(InstructionRegister)-----指令寄存器AC(AccumulateCount)---累加寄存器PSW(ProgramStatusWord)程序状态字6控制器基本组成PC(ProgramCounter)----程序计数器IR(InstructionRegister)-----指令寄存器ID(InstructionDecoder)---指令译码器OC(OperateController)---操作控制器TG(TimerGenerator)---时序发生器7指令译码器对指令进行分段（操作码、地址码）译码，指出指令的操作方式、寻址方式为操作控制器提供输入信号8操作控制器根据指令操作码和时序信号,产生各种控制信号,以便建立正确的数据通路,从而完成取指令和执行指令的控制。硬布线控制器(时序逻辑型)(硬件实现)微程序控制器(存储程序型)(软件实现)数据通路------多寄存器间传送信息的通路。9时序产生器产生各种时序信号(电位,脉冲)；对各种操作实施时间上的控制。10ALU运算器结构PSWAXBXCXDXDR左路开关选择右路开关选择数据总线DBUS移位器操作数X操作数YCLAADD30STA40NOPJMP21…000004…0000062021222324304011CLAADD30STA40NOPJMP21…000004…00000620212223243040ALUADDAX,BXPSWAX=2BX=4CXDXDR左路开关选择右路开关选择数据总线DBUS移位器操作数X操作数YAX=612CLAADD30STA40NOPJMP21…000004…00000620212223243040ALUADDAX,[30]PSWAX=2BX=4CXDXDR左路开关选择右路开关选择数据总线DBUS移位器操作数X操作数YAX=6DR=413CLAADD30STA40NOPJMP21…000006…00000420212223243040ALU指令译码器000000程序计数器PCAR地址寄存器ARDR缓冲寄存器DRAC累加器ACIR指令寄存器IR操作控制器OC时序产生器TG执行指令控制地址总线ABUS数据总线DBUSCPU基本结构PSWPSWCPU14主机基本组成15本章主要内容CPU的功能和组成控制器控制原理指令周期（★★★）时序产生器和控制方式硬布线控制器微程序控制器（★★★）流水线处理器16指令周期（★★★）指令周期基本概念CLA指令周期ADD指令周期STA指令周期NOP指令周期JMP指令周期17指令周期基本概念时钟周期：T,节拍脉冲CPU周期：机器周期，从内存读出一条指令的最短时间指令周期：从内存取一条指令并执行该指令所用的时间。由若干个CPU周期组成。一个CPU周期又包含若干个时钟周期（节拍脉冲）

T周期T1T2T3T4T1T2T3T4机器周期（取指令）指令周期机器周期（执行指令）18指令周期基本概念（★★★）

取指令周期取操作数周期（可无）执行周期取指令PC+1执行指令开始19CLA指令周期（累加器清0）取指令PC+1指令译码执行指令取下条指令PC+1取指令阶段执行指令阶段1个CPU周期1个CPU周期开始20DRCLAADD30STA40NOPJMP21…000006…00000420212223243040ALUAC000020ARCLAIR指令译码器操作控制器时序产生器程序计数器PC地址寄存器AR缓冲寄存器DR累加器AC指令寄存器IR执行指令控制地址总线ABUS数据总线DBUS000020CLA000000000CLA指令000021+1PC→AR→ABUS→RAM→DBUS→DR→IRPC+121执行过程的操作PC→ARPC+1→PCAR→RAM→DBUS→DRDR→IR0→AC22ADD指令周期取指令PC+1指令译码取操作数取下条指令PC+1取指令阶段1个CPU周期1个CPU周期开始送操作数地址执行指令阶段1个CPU周期执行加法操作23CLACLAADD30STA40NOPJMP21…000006…00000420212223243040ALU000021000020ADD30CLA指令译码器操作控制器时序产生器程序计数器PC地址寄存器AR缓冲寄存器DR累加器AC指令寄存器IR执行指令控制地址总线ABUS数据总线DBUS000021ADD30000000000ADD指令000022+1PC→AR→ABUS→RAM→DBUS→DR→IRPC+124CLACLAADD30STA40NOPJMP21…000006…00000420212223243040ALU000021000021ADD30CLA指令译码器操作控制器时序产生器程序计数器PC地址寄存器AR缓冲寄存器DR累加器AC指令寄存器IR执行指令控制地址总线ABUS数据总线DBUS000030ADD30000000000ADD指令000022+1000006IR→AR→ABUS→RAM→DBUS→DR→ALUALU→AC00625ADD执行过程的操作PC→ARPC+1→PCAR→RAM→DBUS→DRDR→IRIR(A)→AR→ABUS→RAM→DBUS→DR→ALUALU→AC26STA40指令周期取指令PC+1指令译码送操作数取下条指令PC+1取指令阶段1个CPU周期1个CPU周期开始送操作数地址执行指令阶段1个CPU周期执行写存操作27CLACLAADD30STA40NOPJMP21…000006…00000420212223243040ALU000021000030ADD30CLA指令译码器操作控制器时序产生器程序计数器PC地址寄存器AR缓冲寄存器DR累加器AC指令寄存器IR执行指令控制地址总线ABUS数据总线DBUS000040STA40STA指令000023+1000004000006000006000006IR→AR→ABUSAC→DRDR→DBUS→RAM28执行过程的操作PC→ARPC+1→PCAR→RAM→DBUS→DRDR→IRIR(A)→AR→ABUSAC→DRDR→DBUS→RAM29NOP指令周期取指令PC+1指令译码空操作等待一个周期取下条指令PC+1取指令阶段执行指令阶段1个CPU周期1个CPU周期开始30JMP21指令周期取指令PC+1指令译码送转移地址取下条指令PC+1取指令阶段执行指令阶段1个CPU周期1个CPU周期开始31CLACLAADD30STA40NOPJMP21…000006…00000420212223243040ALU000025000024JMP21CLA指令译码器操作控制器时序产生器程序计数器PC地址寄存器AR缓冲寄存器DR累加器AC指令寄存器IR执行指令控制地址总线ABUS数据总线DBUS000021JMP21JMP21指令000021+1000006000006000022IR→PCNextcommand32执行过程中的操作PC→ARPC+1→PCAR→RAM→DBUS→DRDR→IRIR(A)→PCNextcommand33方框图表示0→ACIR(A)→ARIR(A)→ARIR(A)→PCAR→RAMAC→DRDR→DBUSCLAADDSTAJMPNOP取指令执行指令下一条指令译码公操作PC→AR→RAM→DBUS→DR→IRPC+1AR→RAMDBUS→DRDR→ALUALU→AC34公操作一条指令执行完后，CPU所进行的一些操作。对外设请求的处理（中断，通道）若无外设请求的处理，CPU则转而取下条指令。由于取指令是每条指令都有的，所以，取指令也是公操作。35一段程序LADR0，（80）ADDR0，（81）JO75STA（R1），R0HALT36取指控制信号PC→ARPC→BUSLDAR37READMEMAR→ABUSRDLDDR取指控制信号38DR→BUSLDIRDR→IR取指控制信号39执行指令过程ADDR0，（81）40执行指令过程ADDR0，（81）41LADR0，（80）42JO7543STA（R1），R04445控制方式-如何给出指令处理所需的时间

同步控制方式

指令在执行时所需的机器周期数和时钟周期数都是固定不变的。异步控制方式：

每条指令或操作控制信号需要多少时间就占用多少时间。联合控制方式46本章主要内容CPU的功能和组成控制器控制原理指令周期（★★★）时序产生器和控制方式硬布线控制器微程序控制器（★★★）流水线处理器47指令周期基本概念时钟周期：T,节拍脉冲CPU周期：机器周期，从内存读出一条指令的最短时间指令周期：从内存取出一条指令并执行该指令所用的时间。由若干个CPU周期组成。一个CPU周期又包含若干个时钟周期（节拍脉冲）

T周期T1T2T3T4T1T2T3T4机器周期（取指令）指令周期机器周期（执行指令）48电位-脉冲制时序信号最基本的体制是电位-脉冲制。当实现寄存器之间的数据传送时，数据必须以电位形式加在触发器的数据输入端，而数据输入的控制信号可选用脉冲。数据必须先送到触发器的数据输入端，并且表示数据的电位一定要保持在控制脉冲的作用下被触发器记忆为止，这段时间较长，所以数据需要用电位表示。而输入脉冲的时间宽度只需要保证数据从触发器的输入端稳定在输出端的时间。49节拍脉冲时序产生器节拍脉冲时钟脉冲50时序产生器

启停控制逻辑

启动

节拍脉冲和读/写时序产生逻辑

脉冲发生器

时钟源

停机

RD¢

WE¢

T1

T2

T3

T4

RD

WE

RD0

WE0

T1

0

T2

0

T3

0

T4

0

51环形脉冲发生器与读写时序&

脉冲时钟源

RD¢

T4

0

T1

0

RD0

T2

0

T3

0

WE0

WE¢

R

＋5VSCLR&

&

&

&

&

Q

D

Q

C1

3

2

Q

D

Q

C4

Q

D

Q

C3

1

ff

Q

D

Q

C2

f52电路说明4个触发器输入输出串联构成循环移位电路D触发器R/S端分别为Reset和SetC1C2C3时钟信号为上跳沿C4时钟信号为下跳沿53脉冲时钟源

R

＋5VSCLRQ

D

Q

C1

3

2

Q

D

Q

C4

Q

D

Q

C3

1

f

f

Q

D

Q

C2

0001上跳沿1111下跳沿1110上跳沿0110上跳沿0010上跳沿0000下跳沿0001CLR上跳沿C3C2C1C4ФffC4只有在下降延变化，C1-3只有在上升沿变化C4为0时与门2通，3不通；否则，相反3.2通时，C1-3状态迁移5455启停控制逻辑

T1

Q

D

Cr

Q

R

启动

停机

CLR

&

T4&

T4

0

T1

0

RD

&

RD0

T3&

T3

0

WE

&

WE0

T2

&

T2

0

T4

0

&

&

56LDARRDMLDDRLDIRPC+1ΦT1T2T3T4CPU周期取指执行CPU周期时序图状态周期电位节拍电位节拍脉冲57LDARRDMLDDRLDIRPC+1ΦT1T2T3T4CPU周期取指CPU周期状态周期电位节拍电位节拍脉冲LDARRDMLDDRLDIRPC+158LDARRDMLDDRLDIRPC+1ΦT2T3T4CPU周期取指T1CPU周期状态周期电位节拍电位节拍脉冲LDARLDAR’=lDAR*T1RD’=RD*T259LDARRDMLDDRLDIRPC+1ΦCPU周期取指CPU周期状态周期电位节拍脉冲LDARRDMLDDRLDIRPC+1LDAR’RD’LDDR’LDIR’60outlineCPU的功能和组成控制器控制原理指令周期（★★★）时序产生器和控制方式硬布线控制器微程序控制器（★★★）流水线处理器61硬布线控制器基本原理Hardwiredcontrol将控制器看成产生固定时序控制信号的逻辑电路输入信号：指令系统，时序信号，反馈信号输出信号：计算机所需要的所有的控制信号设计目标：用最少的元件，取得最高速度。理论基础：布尔代数。组成器件：门电路，触发器62硬布线控制器(组合逻辑控制器)组合逻辑线路指令译码器节拍电位/脉冲发生器微操作控制信号指令寄存器IR结果反馈信息M1MiT1TkI1ImC1CnB1Bj启动/停止时钟/复位630→ACIR→ARIR→ARIR→PCPC→ARRDDBUS→DRDR→ALUALU→ACRDAC→DRDR→DBUSCLAADDLDAJMPNOP取指令公操作启动M1M2M3LDART1RDT2LDDRT3LDIRT4PC→AR→RAM→DBUS→DR→IRPC+164硬布线控制器基本原理微操作控制信号的函数表达式：

C=ƒ(Im·Mi·Tk·Bj)

例：读主存信号C3------

(RD)

取指令在M1被激活或LDAADDANDM3

C3=M1+M3（LDA+ADD+AND）

C3=T2M1+T1M3（LDA+ADD+AND）65硬布线控制器基本原理微操作控制信号的函数表达式：

66设计过程列出所有机器指令的流程图；找出产生同一微操作控制信号的条件；写出各微操作控制信号的布尔表达式；化简各表达式；利用电路门阵列实现。67硬布线控制器特点组成的网络复杂；无规则；设计和调试困难；不可改变指令系统和指令功能适用于VLSI速度快68本章主要内容CPU的功能和组成控制器控制原理指令周期（★★★）时序产生器和控制方式硬布线控制器微程序控制器（★★★）流水线处理器69微命令和微操作

控制部件与执行部件二者通过控制线，反馈线联系微命令控制部件通过控制线向执行部件发出的各种控制命令微操作执行部件接受微命令后进行的操作。70微命令与微操作…打开或者关闭控制门的控制信号为微命令微命令是控制信号最小，最基本的单位微命令带来的执行部件的动作称为微操作互斥性微命令相容性微命令71微程序控制概念microprogrammingcontrol一条指令的处理包含许多微操作序列这些操作可以归结为信息传递、运算将这些操作所需要的控制信号以多条微指令表示执行一条微指令就给出一组微操作控制信号执行一条指令也就是执行一段由多条微指令组成的微程序72微指令基本格式

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

LDLA

LDR1

＋

LDPC

BUS

↑

IR(A)

WE¢

P2

下

址

L

↑

R0

LDLB

LDR0

PC＋1

LDIR

RD¢

LDAR

LDDR

P1

控制字段

顺序控制

L

↑

R1

L

↑

R2

bus

↑

L

L

↑

bus

bus

↑

BUS

BUS

↑

bus

BUS

↑

ALU

BUS

↑

PC

BUS

↑

DR

DR(D)

↑

BUS

73微程序控制概念将指令系统功能实现所需的控制信号以微指令为单位存储。微指令中的每一位对应一根控制信号线每条指令对应一段微程序微程序由若干条微指令构成机器执行指令时逐条取出微指令执行，使得相应部件执行规定的操作，执行完微程序，也就给出了该指令所需要的全部控制信号，从而完成一条指令的执行。74微指令与微程序75ALU运算器结构PSWAXBXCXDXDR左路开关选择右路开关选择数据总线DBUS移位器操作数X操作数YCLAADD30STA40NOPJMP21…000004…0000062021222324304076ALU简单运算器数据通路图Cy操作数X操作数Y左路开关选择R1R2R3DR123468579-M+77微命令1：LDR12：LDR23：LDR34：R1→X5：R1→Y6：R2→X7：R2→Y8：DR→X9：R3→YALUCy操作数X操作数YR1R2R3DR123468975-M+78微命令10：+11：-12：M13：RD14：LDDR15：LDIR16：LDAR17：PC+1ALUCy操作数X操作数YR1R2R3DR123468579-M+79所有的微命令1：LDR12：LDR23：LDR34：R1→X5：R1→Y6：R2→X7：R2→Y8：DR→X9：R3→Y10：+11：-12：M13：RD14：LDDR15：LDIR16：LDAR17：PC+180微指令格式.1234567891011121314151617181920212223操作控制顺序控制LDR1LDR2LDR3R1→XR1→YR2→XR2→YDR→XR3→Y+M-RDLDDRLDIRLDARPC+1P1P2直接地址81微指令格式…操作控制字段操作控制字段直接给出多种微操作的控制信号顺序控制字段用于控制微程序的执行顺序包括判断逻辑字段和直接地址字段直接地址字段存放下一条微指令的地址判断逻辑非零，则按约定好的规则，根据状态修正直接地址字段，从而得到下一条微指令的地址82微指令基本格式

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

LDLA

LDR1

＋

LDPC

BUS

↑

IR(A)

WE¢

P2

下

址

L

↑

R0

LDLB

LDR0

PC＋1

LDIR

RD¢

LDAR

LDDR

P1

控制字段

顺序控制

L

↑

R1

L

↑

R2

bus

↑

L

L

↑

bus

bus

↑

BUS

BUS

↑

bus

BUS

↑

ALU

BUS

↑

PC

BUS

↑

DR

DR(D)

↑

BUS

83控制字段测试字段下址字段

微指令周期取微指令周期取指令周期？控制存储器与主存速度差异？84微程序控制器组成原理框图控制存储器地址译码微地址寄存器OP地址转移逻辑P字段控制字段微命令信号微命令寄存器指令寄存器IR状态条件AR

IR

85取指令微程序取指令取指令的微指令(简称取指微指令)地址送μAR，并自动启动控制存储器进行读操作，将读出的微指令送IR，执行微指令,读取指令到IR86执行指令微程序执行指令：根据IR中指令的功能，产生该指令微程序入口地址，微程序入口地址送入AR，读CS，读出的微指令送IR、(下址字段送AR)，控制字段的微命令控制完成一组微操作同时由微地址产生逻辑或微指令下址字段形成下条微指令地址，按取微指令，执行微指令过程重复执行完微程序实现指令的功能87执行指令微程序…采用微程序控制的计算机的工作过程是执行微指令序列的过程。微指令控制了取指令操作，多条微指令实现了指令的功能。而微指令中的微命令使执行部件完成微操作，计算机的工作过程是执行程序的过程，微观看，是执行指令的过程，再微观一点看，是执行部件进行微操作的过程88微程序存放示意图下址字段地址……1000XXXX0111XXXX0110XXXX0101XXXX0100XXXX0011XXXX0010XXXX0001XXXX0000操作控制字段…HALT64STA(R1)，R063JO7562ADDR0，(81)61LADR0，(80)60控制存储器CS取指微指令加法微程序取数微程序存数微程序转移微程序0000000001100000000000110010主存储89PC→AR→RAM→DBUS→DR→IRPC+1P1R1+R2→R2R2+R3→R2R2-R3→R2P2Cy=1Cy=0例90第一条微指令PC→AR→ABUS→DBUS→DR→IRPC+1LDARRDLDDRLDIRPC+1000000000000111111234567891011121314151617101819000020212223RDLDDRLDIRLDARPC+1P1直接地址91第二条微指令R1→XR2→YX+YX+Y→R2R1→XR2→Y+LDR2010100100100000001234567891011121314151617001819100120212223LDR2R1→X+直接地址R2→Y92010001001100000001234567891011121314151617011819000020212223LDR2R2→XR3→Y+P2直接地址R2→XR3→YX+YX+Y→R2R2→XR3→Y+LDR2第三条微指令93010001001001000001234567891011121314151617001819000020212223LDR2R2→XR3→Y-P1P2直接地址R2→XR3→YX-YX-Y→R2R2→XR3→Y-LDR2第四条微指令94机器指令与微指令的关系机器指令对应一个微程序，这个微程序由若干微指令组成，一个微指令又包含多个微操作机器指令与内存储器有关，微指令与控制存储器有关每一个CPU周期对应一条微指令95微指令设计有利于缩短微指令字长度有利于减少控制存储器容量有利于提高微程序执行速度有利于对微指令进行修改有利于提高微程序设计的灵活性96微命令编码直接表示法编码表示法混合表示法97直接表示方法微指令中每一位代表一个微命令简单直观，便于输出控制，字长太长，控制存储器容量大.1234567891011121314151617181920212223操作控制顺序控制LDR1LDR2LDR3R1→XR3→YR2→XR2→YDR→XR1→Y+M-RDLDDRLDIRLDARPC+1P1P2直接地址98编码表示方法字段直接译码法字长短，控制存储器容量小，增加了译码电路.1234567