计算机组成原理

《计算机组成原理》课程复习资料一、单项选择题：1.当前的计算机中，代码形式是[]指令以二进制形式存放，数据以十进制形式存放指令以十进制形式存放，数据以二进制形式存放C.指令和数据都以二进制形式存放D.指令和数据都以十进制形式存放2.完整的计算机系统应包括[]A.运算器、储藏器、控制器C.主机和应用程序

D.

B.

外面设备和主机配套的硬件设备和软件系统3.

下

列

数

中

最

小

的

数

是[]A．（101001）2B．（52）8C．（2B）16D．（44）104.磁

盘存

储器的

等待时

间通常是指[

]A.磁盘旋转半周所需的时间

B.

磁盘转

2/3

周所需时间C.磁盘转

1/3

周所需时间

D.

磁盘转一周所需时间5.CPU

包

含[

]A.运算器C.运算器、控制器和主储藏器

B.

D.

控制器运算器、控制器和

cache6.CPU

的

控

制

总

线

提

供[

]A.数据信号流

B.

所有储藏器和

I/O

设备的时序信号及控制信号C.来自

I/O

设备和储藏器的响应信号

D.B

和C两项7.目

前的

计算机中，

代码

形式是[

]指令以二进制形式存放，数据以十进制形式存放指令以十进制形式存放，数据以二进制形式存放C.指令和数据都以二进制形式存放D.指令和数据都以十进制形式存放8.

定

点

运

算

器

用

来

进

行[

]A.十进制数加法运算C.浮点数运算

D.

B.

定点数运算即进行定点数运算也进行浮点数运算9.Pentium

微型计算机中乘除法部件位于以下（

）中。[

]A.CPU

B.接口

C.控制器D.专用芯片（）表示法主要用于表示浮点数中的阶码。[]A.原码B.补码C.反码D.移码因为CPU内部的操作速度较快，而CPU接见一次主存所花的时间较长，所以机

器周期通常

用（）来规

定[

]A.主存中读取一个指令字的最短时间

B.

主存中读取一个数据字的最长时间C.主存中写入一个数据字的平均时间平均时间12.下面叙述的概念中（

D.

主存中取一个数据字的）是正确

的[

]A.总线必然要和接口相连C.通道能够取代接口

D.

B.

接口必然要和总线相连总线一直由CPU控制和管理邮局把信件进行自动分拣，使用的计算机技术是[

]A.机器翻译

B.自然语言理解

C.机器证明D.模式鉴识14.下[]

列

数

中

最

大

数

为A.（101001）2

B.（52）8

C.

（13）16

D.（101001）BCD15.同步控制是[]A.由一致时序信号控制的方式B.所有指令执行时间都相同的方式C.只适用于CPU控制的方式D.只适用于外头设备控制的方式采纳DMA方式传达数据时，每传达一个数据就要用一个[]A.指令周期B.数据周期C.储藏周期D.总线周期17.冯.诺依曼机工作方式的基本特点是[]A.多指令流单数据流B.按地址接见并序次执行指令C.货仓操作D.储藏器按内容选择地址某机字长32位。此中1位符号位，31位表示尾数。若用定点整数表示，则最大正整数为[]A.+(231-1)B.+(230-1)C.+(231+1)D.+(230+1)某SRAM芯片，其储藏容量为64K×16位，该芯片的地址线和数据线数量为[]A.64，16B.16，64C.64，8D.16，1620.以下相关运算器的描述中正确的是[]A.只作算术运算，不作逻辑运算B.只作加法C.能临时存放运算结果D.以上答案都不对两个n位数(包含1位符号位)相乘，乘积一般为2n-2位。一个采纳原码一位乘法实现这两个数相乘的运算器，其加法器的位数一般为[]A.2n位B.2n-2D.n+2位

位

C.n位一条指令从主存拿出到执行完成所需的CPU周期最少[]A.一个B.二个C.三个D.四个23.DMA数据传达控制的周期挪用方式主要适用的状况是[]A.I/O设备周期大于内存储藏周期B.I/O设备周期小于内存储藏周期C.CPU工作周期比内存储藏周期长得多D.CPU工作周期比内存存储周期小很多地址是内储藏器各储藏单元的编号，现有一个32KB的储藏器，用十六进制表示编它的地址码，则地址码应从0000H到（）H。[]A.32767B.8000C.7FFFD.8EEE为了便于实现多级中止，保存现场信息最有效的方法是采纳[]A.通用存放器B.货仓C.储藏器D.外存26.磁盘驱动器向盘片磁层记录时采纳（）方式写入。[

]A.并行

B.

串行

C.

并—串行

D.串—并行27.程序控制

类指令的功

能是[

]A.进行算术运算和逻辑运算B.进行主存于CPU之间的数据传达C.进行CPU和I/O设备之间的数据传达D.改变程序执行的序次28.在定点二进制运算器中，减法运算一般经过（）来实现。[

]A.原码运算的二进制减法器

B.

补码运算的二进制减法器C.补码运算的十进制加法器

D.

补码运算的二进制加法器29.指令周期是指[]A.CPU从主存拿出一条指令的时间B.CPU执行一条指令的时间C.CPU从主存拿出一条指令加上执行这条指令的时间D.时钟周期时间30.下述I/O控制方式中，（）主要由程序实现。[]A.PPU（外头办理机）B.中止方式C.DMA方式D.通道方式二、填空题：1.CPU能直接接见______和______，但不能够直接接见磁盘和光盘。中止办理过程能够嵌套进行，______的设备能够中止______的中止服务程序。在链式盘问、计数器准时盘问、独立央求三种总线控制判优方式中，响应时间最快的是______方式；对电路故障最敏感的是______方式。一个定点数由______和数值位两部分组成。依据小数点的地址不同样，定点数有______和纯整数两种表示方法。5.DMA技术的出现使得外头设备能够经过______直接接见______，与此同时，CPU能够持续执行程序。6.在计算机系统中依据总线所传输的信息内容的不同样，总线可分为

______、______和______。任何种类计算机的总线都包含有这三种总线。若浮点数格式中阶码的基已经确立，且尾数采纳规格化表示法，则浮点数的表数范围由______决定，而精度取决于______。计算机的主机是由______、______和控制器等部件组成。八位二进制补码所能表示的十进制整数范围是____________。计算机软件一般分为两大类：一类叫______，另一类叫______。操作系统属于______类。一位十进制数，用BCD码表示需要______位二进制码，用ASCⅡ码表示需要______位二进制码。在计算机中，将______和控制器合在一起称为CPU，而将CPU和______合在一起称为主机。计算机系统是一个由硬件、软件组成的多级层次构造。它平时由微程序级、______、______、汇编语言级、高级语言级组成。在计算机系统中，CPU对外头设备的管理，除了程序盘问方式、程序中止方式外，还有______方式、______方式和、外头办理机方式。指令字长度分为______、______、双字长三种形式。通道是一个特别功能的______，它有自己的______特意负责数据输入输出的传输控制。在机器码______和______中，零的表示形式唯一。对储藏器的要求是______，______，______，为认识决这三个方面的矛盾。计算机采纳多级储藏器系统构造。指令存放器的作用是______。在主存和CPU之间增添cache储藏器的目的是______。虚构储藏器指的是______层次，它给用户供给了一个比实质______空间大的多虚构地址空间。移码表示法主要用于表示浮点数的______码，以利于比较两个指数的大小和进行______操作。广泛使用的SRAM和DRAM都是半导体随机读写储藏器，它们共同的缺点是______。多个用户共享主存时，系统应供给储藏保护。平时采纳的方法是______保护和______保护，并用硬件来实现。形成指令寻址的方式，称为指令寻址方式，有序次寻址和______寻址两种，使用______来追踪。26.当采纳______对设备进行编址状况下，不需要特意的I/O指令组。指令字长度有______、______和双字长三种形式。28.计算机系统中，依据应用条件和硬件资源不同样，数据传输方式可采纳______传达、______传达和复用传达。29.微程序设计技术是利用______方法设计______的一门技术。30.中止办理需要有中止优先级仲裁、中止______产生，中止控制逻辑等硬件支持。三、名词讲解：1.计算机硬件2.指令的编码格式3.刷新4.CPU周期5.微程序6.储藏密度7.存取时间水平型微指令9.储藏设备数据传输率10.计算机软件11.指令系统数据通路13.垂直型微指令14.接口15.微指令格式同步通讯17.外头设备18.计算机指令19.异步通讯20.指令的执行方式21.指令周期22.时钟周期23.储藏周期微命令25.微操作26.微周期27.相容性微操作正逻辑微地址的形成方法四、简答题：在计算机中，CPU管理输入输出设备有几种方式？各有何特色？2.DRAM储藏器采纳何种方式刷新？有哪几种常用的刷新方式？3.指令和数据都以二进制代码存放在内存中，CPU怎样区分它们是指令仍是数据？4.CPU响应中止应具备哪些条件？计算机中为何采纳二进制数码？主储藏器的性能指标主要有哪些？含义是什么？将十进制数-0.276和47化成二进制数，再写出各自的原码、补码、反码表示（符号位和数值位共8位）。二进制数原码补码反码-0.276：47：8.CPU中的主要存放器有哪些？各自有何作用？请说明指令周期、机器周期、时钟周期之间的关系。已知x和y，用变形补码计算x-y，同时指出运算结果可否溢出。①x=+0.11011y=-0.11111②x=+0.10111y=+0.1101111.CPU构造以下列图，此中一个累加存放器AC，一个状态条件存放器和其余四个存放器，各部分之间的连线表示数据通路，箭头表示信息传达方向。1）注明图中四个存放器的名称。（2）简述指令从主存取到控制器的数据通路。说明计数器准时盘问工作原理。五、计算说明题：用补码运算方法计算X+Y=？并判断结果可否溢出（采纳双符号位）。①X=0.1011Y=0.1100②X=-0.1011Y=0.1001现有以下储藏器芯片是：4K×4的芯片4片，8K×8的芯片3片，要求扩展为一个32K×8位的储藏器，画出该储藏器的组成逻辑框图。设X=-1101，Y=-0101，用补码的两位乘法求Z=X*Y。某计算机的储藏系统由Cache、主存和用于虚构储藏的磁盘组成。CPU总是从Cache中获取数据。若接见的字在Cache中，则存取它只要20ns，将所接见的字从主存装入Cache需要60ns，而将它从磁盘装入主存需要1200us。假设Cache的命中率为0.9，主存的命中率为0.6，计算该系统接见一个字的平均存取时间。不同样进制之间数据的变换计算。①(15.34)8变换为对应的二进制数、十六进制数和十进制数；要求用128K×16位的SRAM芯片设计512K×16位的储藏器，SRAM芯片有两个控制端：当CS有效时该片选中。当W/R=1时执行读操作，当W/R=0时执行写操作。用64K×16位的EPROM芯片组成128K×16位的只读储藏器。试问：（1）数据存放器多少位？（2）地址存放器多少位？（3）共需多少片EPROM?（2）画出此储藏器组成框图。设有一个拥有20位地址和32位字长的储藏器。问：（1）该储藏器能储藏多少个字节的信息？（2）若是用512k×8位的SRAM组成，需多少片？（3）需要多少位地址作芯片选择？一个磁盘储藏器共有6个盘片（12个储藏面），每个面有4096个磁道，每个磁道256个扇区，每个扇区512个字节，磁盘转速为每分钟7200转，定位时间（寻道时间）为8ms。求：（1）该磁盘储藏器的储藏容量；（2）磁盘储藏器的寻址时间（包含定位时间和等待时间）；（3）在寻址完成后，磁盘储藏器的有效数据传输率。9.某双面磁盘，每面有220道，内层磁道周长为70cm，内层位密度400位/cm，转速3000转/分。请计算：（1）磁盘储藏容量是多少？（2）数据传输率是多少？已知X=+1011，Y=+1101，用补码加减交替除法求X÷Y。11.设机器字长为16位，定点表示时，尾数15位，阶符1位。问：（1）定点原码整数表示时，最大正数为多少？最小负数为多少？（2）定点原码小数表示时，最大正数为多少？最小负数为多少？用16k×8位的SRAM芯片组成64K×16位的储藏器，要求画出该储藏器的组成逻辑框图。《计算机组成原理》课程复习参照答案一、单项选择题：1.C2.D3.A4.A5.D6.D7.C8.B9.A10.D11.A12.B13.D14.B15.A16.C17.B18.A19.D20.D21.C22.B23.A24.C25.B26.B27.C28.D29.C30.B二、填空题：1.主储藏器高速缓存（cache）2.优先级高优先级低3.独立请求链式盘问4.符号位纯小数5.DMA控制器内存6.地址总线数据总线控制总线7.阶码尾数8.运算器主储藏器9.-1280111111110.系统软件应用软件系统软件11.4712.运算器储藏器13.一般机器级操作系统级14.DMA通道15.单字长半字长16.办理器指令和程序17.补码移码18.速度容量价格19.保存当前正在执行的指令20.解决CPU与内存之间的速度般配问题21.主存---外存主存22.阶对阶23.断电后不能够保存信息24.储藏地域接见方式25.跳跃程序计数器26.一致编址法27.单字长半字长28.并行串行29.软件操作控制器30.向量三、名词讲解：计算机硬件：是指组成一台计算机的各种物理装置,它们是由各种实实在在的器件组成的,是计算机进行工作的物质基础。计算机的硬件由输入设备、输出设备、运算器、储藏器和控制器五部分组成。指令的编码格式：是指令中操作码的长度可否能够变化而形成指令的方式。指令操作码平时有两种编码格式：固定格式和可变格式。刷新：DRAM的储藏单元是以电容中的电荷储藏信息，它处于静态时，电容中的信息将因电荷泄露而渐渐消逝。为了保持储藏信息的不变，一定屡次对储藏单元进行充电，以恢还本来的内容，这个过程称为刷新。常用的刷新方法有集中式、分别式和异步式三种。4.CPU周期：也叫机器周期。是指CPU接见一次主存或输入输出端口所需要的时间。一个CPU周期由若干个时钟周期组成。微程序：微指令的有序会集称为微程序，一般一条机器指令的功能由对应的一段微程序来实现。储藏密度：是指单位长度或单位面积上能储藏的二进制信息量。存取时间：又称储藏器接见时间，是指启动一次储藏器操作到完成该操作所需的时间。详尽地说，存取时间从储藏器收到有效地址开始，经过译码、驱动，直到将被接见的储藏单元的内容读出或写入为止。水平型微指令：一次能定义并执行多个操作微命令的微指令，称为水平型微指令。水平型微指令由控制字段、鉴识测试字段和下地址字段三部分组成。储藏设备数据传输率：储藏设备在单位时间内向主机传达数据的二进制位数或字节数称为数据传输率。数据传输率（Dr）与储藏设备的构造及主机接口逻辑有着亲密的关系，与记录密度D和记录介质的运动速度V成正比。10.计算机软件：是指在计算机硬件上运转的各种程序以及相关的文档资料，比方操作系统、汇编程序、编译程序、诊断程序、数据库管理系统、专用软件包、各种保护使用手册、程序流程图和说明等。软件分为系统软件和应用软件两大类。指令系统：是指一台计算机上所有指令的会集，也称计算机的指令集。指令系统包含指令格式、寻址方式和数据形式。一台计算机的指令系统反响了该计算机的所有功能。数据通路：CPU完成某一特定的功能时，相关信息要在各存放器之间流动，各存放器之间所以次信息流动而形成的通路称为数据通路。垂直型微指令：微指令中设置微操作码字段，采纳微操作码编译法，由微操作码规定微指令的功能，称为垂直型微指令。垂直型微指令的特色是不重申实现微指令的并行办理功能，平时一条微指令只要务实现一、二种控制。接口：是计算机系统总线与外头设备之间的一个逻辑部件，它的基本功能有两点：一是为信息传输操作选择外头设备；二是在选定的外头设备和主机之间交换信息，保证外头设备用计算机系统特点所要求的形式发送或接收信息。微指令格式：是指因为编译微操作码时采纳不同样的方法而形成的不同样格式的微指令的方式，微指令格式有水平型微指令和垂直型微指令两种。16.同步通讯：总线上的部件经过总线进行信息传达时，用一个公共的时钟信号进行同步，这类方式称为同步通讯。这个公共的时钟信号能够由总线控制部件发送到每一个部件或设备，也能够每个部件有自己的时钟发生器，但是，它们都一定由CPU发出的时钟信号进行同步。17.外头设备：称外面设备，外头设备是有对于计算机主机来说的，凡在计算机主机处理数据前后，把数据输入计算机主机、对数据进行加工办理及输出办理结果的设备都称为外头设备，而无论它们可否受中央办理器的直接控制。计算机指令：是指挥计算机怎样工作的命令，它平时由一串二进制数码组成，即由操作码和地址码两部分组成。操作码规定了操作的种类，即进行什么样的操作；地址码规定了要操作的数据以及操作结果存放的地址。异步通讯：利用数据发送部件和数据接收部件之间的应答信号来实现总线数据传达的方式称为异步通讯。在异步通讯方式下，同意总线上的各部件有各自的时钟，部件之间的通讯不依靠公共的时间标准，而是利用应答方式的信号来实现。指令的执行方式：是指令按何种方式执行，指令的执行方式主要有序次执行方式、重叠执行方式、流水线方式。指令周期：是执行一条指令所需要的时间。也就是从取指令开始到执行完这条指令为止的所有时间。一个指令周期由若干个机器周期组成。22.时钟周期：是CPU办理操作的最小时间单位，也叫T周期、T状态。储藏周期：又称访内周期，是指连续启动两次独立的储藏器操作所需间隔的最小时间。它是权衡主储藏器工作性能的重要指标。微命令：是指组成一条指令所对应的各种基本命令，它是组成控制信号序列的最小单位，微命令平时是指那些能直接作用于某部件控制门的命令。微操作：微命令所对应的操作称为微操作，微操作可分为相容性微操作和相斥性微操作两种。微周期：一条微指令从控制储藏器读取到相应的一步操作完成所需的时间称为一个微周期。相容性微操作：是指在同一个CPU周期内能够并行执行的一组微操作。28.正逻辑：是把逻辑电路中电平的高低和逻辑变量值0、1联系起来的一种观点。指定逻辑电路中高电平为“1”，低电平为“0”，称为正逻辑。微地址的形成方法：是指控制微指令执行的序次问题，即怎样确立下一条微指令的地址。平时产生后续地址有计数器方式、增量方式与判断方式结合、多路转移方式三种。四、简答题：解：CPU管理外头设备的五种方式及其特色：（1）程序盘问方式：CPU的操作和外头设备的操作能够同步，并且硬件构造比较简单；（2）程序中止方式：一般适用于随机出现的服务，且一旦提出要求应立刻进行，节约了CPU的时间，但硬件构造相对复杂一些。（3）直接内存接见（DMA）方式：数据传输速度很高，传输速率仅受内存接见时间的限制。需更多硬件，适用于内存和高速外设之间大量交换数据的场合。（4）通道方式：能够实现对外设的一致管理和外设与内存之间的数据传达，大大提升了CPU的工作效率。（5）外头办理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更凑近一般办理机。2.答：DRAM采纳读出方式进行刷新。因为读出过程中恢复了储藏单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是重生过程。常用的刷新方式由三种：集中式、分别式、异步式。解：从时间上讲，取指令事件发生在“取指周期”；取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令存放器）；从内存读出数据流流向运算器（通用存放器）。解：应具备：（1）在CPU内部设置的中止同意触发器一定是开放的。（2）外设有中止央求时，中止央求触发器一定处于“1”状态，保持中止央求信号。（3）外设（接口）中止同意触发器一定为“1”，这样才能把外设中止央求送至CPU。（4）当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中止。5.答：这是由计算机电路所采纳的器件决定的。计算机中采纳了拥有两个稳态的二值电路，用二值电路只好代表两个数码：0和1。比方，采纳正逻辑表示，是以低电位表示数码“0”，高电位表示数码“1”；负逻辑表示，则以高电位表示数码“0”，低电位表示数码“1”。在计算机中采纳二进制，拥有运算规则简单，物理上实现方便，成本便宜，数码“1”和“0”正好与逻辑命题中的两个值“True”、“False”相对应，为计算机中实现逻辑运算和程序中的逻辑判断供给了便利条件等长处。6.答：主储藏器的性能指标主若是储藏容量、存取时间、储藏周期靠谱性和性能价格比。在一个储藏器中能够容纳的储藏单元总数平时称为该储藏器的储藏容量。存取时间又称储藏接见时间，是指从启动一次储藏器操作到完成该操作所经历的时间。储藏周期是指连续两次独立的储藏器操作（如连续两次读操作）所需间隔的最小时间。靠谱性是指在规定的时间内，储藏器无故障工作的时间。平时用平均无故障时间MTBF来权衡。性能与价格的比值是权衡储藏器经济性能利害的综合性指标。7.答案：二进制数原码补码反码-0.276：0.010001110100011110111011101110047：0101111010111101011110101111答：CPU主要有以下存放器：（1）指令存放器（IR）：用来保存当前正在执行的一条指令。（2）程序计数器（PC）：用来确立下一条指令的地址。（3）地址存放器（AR）：用来保存当前CPU所接见的内存单元的地址。（4）缓冲存放器（DR）：<1>作为CPU和内存、外面设备之间信息传达的中转站。<2>补偿CPU和内存、外头设备之间在操作速度上的差别。<3>在单累加器构造的运算器中，缓冲存放器还可兼作为操作数存放器。（5）通用存放器（AC）：当运算器的算术逻辑单元（ALU）执行所有算术和逻辑运算时，为ALU供给一个工作区。（6）状态条件存放器：保存由算术指令和逻辑指令运转或测试的结果建立的各种条件码内容。除此以外，还保存中止和系统工作状态等信息，以便使CPU和系统能实时认识机器运转状态和程序运转状态。解：指令周期是指拿出并执行一条指令的时间，指令周期经常用若干个CPU周期数来表示，CPU周期也称为机器周期，而一个CPU周期又包含若干个时钟周期（也称为节拍脉冲或T周期）。10.解：（1）[x]补=00.11011+[-y]补=00.11111[x-y]补=01.11010两位符号位不同样，产生溢出。（2）[x]补=00.10111[-y]补=11.00101[x-y]补=11.11100所以x-y=-0.00100答：（1）a为数据缓冲存放器DR，b为指令存放器IR，c为主存地址存放器AR，d为程序计数器PC；（2）PC→AR→主存→缓冲存放器DR→指令存放器IR→操作控制器。答：计数器准时盘问工作原理：总线上任一设备要求使用总线时，经过“总线央求”（BR）线发出总线央求信号，总线控制器接到央求信号后，在“总线忙”（BS）为复位的状况下，让计数器开始计数，计数值经过一组地址线发至各设备。每个设备接口都有一个设备地址鉴识电路，当地址线上的计数值与央求总线的设备地址一致时，该设备把“总线忙”（BS）置位，获取了总线控制权。此时，停止计数盘问。五、计算说明题：1.答：（1）X=0.1011Y=0.1100（2）X=0.1011Y=0.1001∵[X]补=001011,[Y]补=001100∵[X]补=110101[Y]补=001001001011110101+001100+001001010111111110有溢出不溢出答：扩展32K×8位的储藏器需15条地址线（A0～A14），8条数据线（D0～D7）。4片4K×4的储藏器芯片组成8K×8的储藏器，每两片为一组，每组4K×8位；3片8K×8的储藏器芯片组成24K×8的储藏器，每片一组。逻辑框图以以下列图所示。解：[X]补=11.0011，[-X]补=00.1101，[Y]补=11.1011，采纳2位符号位，[X*Y]补的补码两位乘法运算过程以下：最后一步组合值为0，应加0，没有在运算步骤中列出，也不用移位，故运算结果为：Z=X*Y=+10000014.解：平均存取时间=20ns*0.9+（20ns+60ns）*0.6*0.1+（20ns+60ns+1200us）*0