数字电路技术时序逻辑电路分析(正式)

1第六章时序逻辑电路26.1概述6.2时序逻辑电路的一般分析方法6.3若干常用的时序逻辑电路6.4时序逻辑电路的设计方法第六章时序逻辑电路3一、时序逻辑电路特点

1.功能上：任何一个时刻的输出状态不仅取决于该时刻的输入信号，还与电路原来的状态有关。例如：串行加法器，两个多位数由高到低依次相加。6.1概述2.电路结构上：①包含存储电路和组合电路②存储器状态和输入变量共同决定输出4二、时序电路的一般结构形式与功能描述方法

6.1概述输入信号输出信号存储电路的输入信号存储电路的输出信号x1xny1yiz1zjq1qk组合逻辑电路存储电路Z=G（X，Qn）驱动方程Qn+1=H（Z，Qn）状态方程Y=F（X，Qn）输出方程5三、时序电路的分类6.1概述1、同步时序电路与异步时序电路同步：存储电路中所有触发器的时钟使用统一的cp,状态变化发生在同一时刻异步：没有统一的cp,触发器状态的变化有先有后2、Mealy型和Moore型Mealy型：Y=F(X,Q)与X、Q有关Moore型：Y=F（Q）仅取决于电路状态6

分析步骤同步时序逻辑电路分析举例6.2时序逻辑电路分析方法7同步时序逻辑电路的分析分析：找出给定时序电路的逻辑功能即找出在输入和CP作用下，电路的次态和输出。一般步骤：

1.从给定电路写出存储电路中每个触发器的驱动方程（触发器输入的逻辑式），得到整个电路的驱动方程2.将驱动方程代入触发器的特性方程，得到触发器状态3.从给定电路写出输出方程8分析：找出给定时序电路的逻辑功能即找出在输入和CP作用下，电路的次态和输出。一般步骤：4.若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算得电路次态和输出值：以得到的次态作为新的初态，和这时的输入变量取值一起，再代入状态方程和输出方程进行计算，又可得到一组新的次态和输出值。如此继续，将结果列为真值表形式，便得到状态转换表。

同步时序逻辑电路的分析9分析：找出给定时序电路的逻辑功能即找出在输入和CP作用下，电路的次态和输出。一般步骤：5.根据状态转换表，画出状态转换图。

同步时序逻辑电路的分析10J1=Q2nQ3n，K1=1J2=Q1n，K2=Q1nQ3nJ3=Q1nQ2n，K3=Q2n①写电路的驱动方程：写出输出方程为Y=Q2Q3例1111状态转换表同步时序逻辑电路的分析写出状态转换表12J1=Q2nQ3n，K1=1J2=Q1n，K2=Q1nQ3nJ3=Q1nQ2n，K3=Q2n①写电路的驱动方程：写出输出方程为Y=Q2Q3代入JK触发器的特征方程中，得状态方程为：

Q1n+1=Q2Q3Q1Q2n+1=Q1Q2+Q1Q3Q2Q3n+1=Q1Q2Q3+Q2Q3例1113Q1n+1=0•0•0=1•1=1Q2n+1=0•0+0•0•0=0Q3n+1=0•0•0+0•0=0Y=0•0=0例题中电路无输入变量，次态和输出只取决于电路的初态，设初态为Q3Q2Q1=000，代入其状态方程及输出方程，得：又以100为初态，代入得

Q1n+1=0•0•1=0Q2n+1=1•0+1•0•0=1Q3n+1=1•0•0+0•0=0再以010为初态，代入得如此继续，依次得到100，101，110，000，又返回最初设定的初态，列出其状态转换表。若电路初态为111，代入方程得：

Q3Q2Q1=000，Y=1Q1n+1=1•0•0=0•0=1Q2n+1=0•1+0•0•1=1Q3n+1=0•1•0+1•0=014状态转换表同步时序逻辑电路的分析写出状态转换表状态转换表15状态转换图：更形象表示时序电路的逻辑功能。→代表转换方向，输入变量取值写出斜线之上，输出值写在斜线之下。代表状态同步时序逻辑电路的分析画出状态图16每经过七个时钟触发脉冲以后输出端Y从低电平跳变为高电平，且电路的状态循环一次。若电路初态为111，代入方程得：Q3Q2Q1=000，Y=1，经一个CP作用后仍能进入有效状态，这叫计数器具有自启动能力。逻辑功能：电路具有对时钟信号进行计数的功能，且计数容量等于七，称为七进制计数器。同步时序逻辑电路的分析17时序图：在时钟脉冲序列作用下电路状态，输出状态随时间变化的波形图叫做时序图。同步时序逻辑电路的分析181JC11K1JC11K1JC11KCPQ2FF0FF1FF2Q0Q1＆YQ2例2

1.驱动方程J0=Q2n

K0=1J1=K1=Q0nJ2=Q0nQ1n

K2=1

2.状态方程将驱动方程代入JK触发器特征方程

状态方程

Q0n+1=Q2nQ0nQ1n+1=Q0nQ1n+Q0nQ1nQ2n+1=Q0nQ1nQ2n3.输出方程

Y=Q2n

19Q2nQ1nQ0n

Q2n+1

Q1n+1

Q0n+1Y000010011001010000100110010100000011110111010001100001116.2.2同步时序逻辑电路分析4.列状态转换表

205.画状态图Q2Q1Q0000001010011100101110111/0/0/0/0/1/1/1/16.2.2同步时序逻辑电路分析21可以看出，000、001、010、011、100这五个状态构成了一个循环，即每输入五个脉冲就循环一周，通常这种时序逻辑电路称为五进制计数器，并且这五种状态称为有效状态，其余的三种状态称为无效状态。如果设初态为111（无效状态），经一个CP作用后仍能进入有效状态，这叫计数器具有自启动能力。6.2.2同步时序逻辑电路分析226、画波形图

CPQ0Q1Q26.2.2同步时序逻辑电路分析23一、数据寄存器

二、移位寄存器

三、集成寄存器6.3常用的时序逻辑电路-寄存器24一、寄存器：①用于寄存一组二值代码，N位寄存器由N个触发器组成，可存放一组N位二值代码②只要求其中每个触发器可置1，置06.3.1常用的时序逻辑电路-寄存器D边沿触发器是最简单的数据寄存器。在CP脉冲作用下，它能够寄存一位二进制代码。当D=0时，在CP脉冲的边沿将0寄存在D触发器中；当D=1时，在CP脉冲作用下将1寄存在D触发器中。25一、寄存器：①用于寄存一组二值代码，N位寄存器由N个触发器组成，可存放一组N位二值代码②只要求其中每个触发器可置1，置06.3.1常用的时序逻辑电路-寄存器例174LS75cp高电平期间,Q随D改变266.3.1常用的时序逻辑电路-寄存器74LS175CP将存入D0-D3,与此前后的状态无关,有异步置0功能例2271、具有存储和移位的功能

6.3.1、移位寄存器

（代码在寄存器中左右移动）从CP上升沿开始到输出新状态的建立需要经过一段传输延迟时间，所以当CP上升沿同时作用于所有触发器时，它们输入端的状态都未改变。于是，F1按Q0原来的状态翻转，F2按Q1原来的状态翻转，F3按Q2原来的状态翻转，同时，输入端的代码存入F0，总的效果是寄存器的代码依次右移一位。例如在四个CP周期内输入代码依次为1011，281、具有存储和移位的功能

6.3.1、移位寄存器

（代码在寄存器中左右移动）经过4个CP信号后，串行输入的四位代码全部移入了移位寄存器，并在四个输出端得到并行输出代码。利用移位寄存器可实现代码的串行—并行转换。若再加4个CP信号，寄存器中的四位代码还可以从串行端依次输出。291、具有存储和移位的功能

应用：代码转换，串并数据运算6.3.1、移位寄存器

（代码在寄存器中左右移动）30器件实例：74LS194左/右移，并行输入，保持，异步置零等功能6.3.1、移位寄存器

（代码在寄存器中左右移动）31通过控制S1,S0就可以选择194的工作状态CPS0S1Q0Q1Q2Q3D0D1D2D3DILRDDIR74LS1946.3.1、移位寄存器

（代码在寄存器中左右移动）32扩展应用（四位八位）并行数据输入并行数据输出6.3.1、移位寄存器

（代码在寄存器中左右移动）33用于计数、分频、定时产生节拍脉冲等分类：按时钟分，同步、异步按计数过程中数字增减分，加、减和可逆按计数器中的数字编码分，二进制、二-十进制按计数容量分，十进制，60进制。。。6.3.2、计数器346.3.2、计数器一、同步计数器1.同步二进制计数器①同步二进制加法计数器原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为35状态转换表36电路的状态转换图

Q0n+1=Q0Q1n+1=Q0Q1+Q0Q1Q2n+1=Q0Q1Q2+Q0Q1Q2Q3n+1=Q0Q1Q2Q3+Q0Q1Q2Q3每输入16个计数脉冲计数器工作一个循环，并在输出端Q3产生一个进位输出信号，所以又把这个电路叫十六进制计数器。电路的状态方程：37同步二进制加法计数器的时序图CPQ312345678910111213141516Q0Q1Q2由时序图上可以看出，若计数输入脉冲的频率为f0，则Q0、Q1、Q2、和Q3端输出脉冲的频率将依次为f0/2、f0/4、f0/8、和f0/16。针对计数器的这种分频功能，也把它叫做分频器。386.3.2、计数器器件实例：74LS16139异步清零0000TTC0Q3Q2Q1Q0D3D2D1D0LDRDTP74LS161CP器件实例：74LS1616.3.2、计数器40同步并行置数0d3d2d1d0d3d2d1d0脉冲TTC0Q3Q2Q1Q0D3D2D1D0LDCRTP74LS161CP器件实例：74LS1616.3.2、计数器41××××11TT·TP=0保持TT·TP=1计数TTC0Q3Q2Q1Q0D3D2D1D0LDCRTP74LS161CP脉冲器件实例：74LS1616.3.2、计数器42②同步二进制减法计数器原理：根据二进制减法运算规则可知：在多位二进制数末位减1，若第i位以下皆为0时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：6.3.2、计数器43用T触发器接成的同步二进制减法计数器同步二进制减法计数器的状态转换真值表44单时钟同步十六进制加/减计数器74LS191有些应用场合要求计数器既能进行递增计数又能进行递减计数，这就需要做成加/减计数器。74191具有异步预置数功能。电路只有一个时钟信号输入端，电路的加、减由U/D的电平决定，所以称这种电路结构为单时钟结构。4574191的功能表74191的时序图：CP0是串行时钟输出端。当C/B=1的情况下，在下一个CPI上升沿到达前CPO端有一个负脉冲输出462.同步十进制计数器①加法计数器基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个cp电路状态回到0000。6.3.2、计数器47状态转换表：48电路的状态转换图49同步十进制加法计数器74LS160的逻辑图74160的功能表与74161的功能表相同506.3.2、计数器器件实例：74LS160518421BCD码同步加法计数器74LS16074LS160功能表CR

LD

TT

TP

CP

D3

D2

D1

DO

输入输出功能说明Q3Q2Q1Q00×

×

×

×

××××0

0

0

0

异步清零1

0

×