机电-第5章存储器系统

第五章存储器本章主要内容：1.半导体存储器2.随机存取存储器3.只读存储器4.主存与CPU的连接5.PC机存储系统的层次结构和对内存的管理5.1半导体存储器

存储器是计算机硬件系统中用于存放程序和数据等二进制代码的部件。它利用存储介质两个稳定状态表示二进制数的“1”和“0”。存储一个二进制代码位的电路称为存储位（存储元）。由于8086是16b微处理器，它每次访问存储器可以读写1个字节，也可以同时读写2个字节，这连续的两个字节称为字（Word）。通常把8个bit组合起来使用，称为字节（Byte），用B表示。字节是存储器基本的存取单位。

为了便于CPU存取信息，每一个字节用一组二进制代码进行编号，这一组二进制代码称为地址。地址的位数越多，可以表示的不同字节数越多，可寻址的地址空间就越大。16b地址表示64KB（0~FFFFH）的地址空间，20b地址可表示1MB（0~FFFFFH）的地址空间。

存储单元的地址和它的内容之间没有直接关系，即地址和内容是两件事，不要混淆。地址规定了存储单元的位置，在这个位置内部的信息是数据，它可能是指令操作码，可能是CPU要处理的数据，也可能是指令要寻找的数据的地址等。磁盘、磁带、光盘高速缓冲存储器（Cache）FlashMemory存储器内存储器外存储器MROMPROMEPROMEEPROMRAMROM静态RAM动态RAM按在计算机中的作用分类CPU主存储器外存储器存储器系统的层次结构图高速缓冲存储器对存储器系统的要求具备容量大、速度快、成本低的特点。当前存储器系统多层结构组成，如图所示。1、主存储器用来存放计算机运行期间的大量程序和数据，CPU可直接访问，一般由MOS型半导体存储器组成；2、高速缓冲存储器（cache）

是计算机系统中的一个高速但容量小的存储器，用来临时存放CPU正在使用和可能就要使用的局部指令和数据。通常用双极型半导体存储器组成；3、外存储器用来存放系统程序和大型数据文件及数据库等。外存储器中的数据和程序必须调到内存中CPU才能执行或调用，所以其特点是：存储器容量大、成本低但存取速度慢，目前主要有磁盘、光盘、磁带存储器。随机存储器RAM(RandomAccessMemory)

又称读写存储器，指能够通过指令随机地、个别地对其中各个单元进行读/写操作的一类存储器。按照存放信息原理的不同，随机存储器又可分为静态和动态两种。静态RAM是以双稳态元件作为基本的存储单元来保存信息的，因此，其保存的信息在不断电的情况下，是不会被破坏的；而动态RAM是靠电容的充、放电原理来存放信息的，由于保存在电容上的电荷，会随着时间而泄露，因而会使得这种器件中存放的信息丢失，必须定时进行刷新。1.半导体存储器的分类只读存储器ROM(Read-OnlyMemory)

在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器。ROM通常用来存放固定不变的程序、汉字字型库、字符及图形符号等。随着半导体技术的发展，只读存储器也出现了不同的种类，如：可编程的只读存储器PROM(ProgrammableROM)，可擦除的可编程的只读存储器EPROM(ErasibleProgrammableROM)和EEPROM(ElectricErasibleProgrammableROM)以及掩膜型只读存储器MROM(MaskedROM)等，近年来发展起来的快擦型存储器(FlashMemory)具有EEPROM的特点。(2)存储速度4.主存的技术指标(1)存储容量(3)可靠性主存存放二进制代码的总位数

读出时间写入时间存储器的访问时间

存取时间TA存取周期TMC

通常TMC>TA

连续两次独立的存储器操作（读或写）所需的最小间隔时间

以平均无故障时间来衡量(4)功耗功耗是一个不可忽视的问题，它反映了存储器耗电的多少，同时也反映了发热的程度。(5)集成度集成度是指一片数平方毫米的芯片上能集成多少个基本存储电路，每个基本存储电路存储一个二进制位，所以集成度常表示为位/片。(6)性能价格比性能价格比是一个综合性指标，它反映了存储器选择方案的优劣。5.2

随机存取存储器一、SRAM组成

SRAM芯片的构成由存储体、地址译码驱动电路、读写电路和控制电路等组成。1.基本存储单元基本存储单元是存储体的最小组成部件。一个基本存储单元可以存放一位二进制信息，其内部具有两个稳定的且相互对立的状态，并能够在外部对其状态进行识别和改变。2.存储矩阵一个基本存储单元只能保存一个二进制信息，若要存放M×N个二进制信息，就需要用M×N个基本存储单元，它们按一定的规则排列起来，由这些基本存储单元所构成的阵列称为存储体或存储矩阵。3.地址译码器接受来自CPU的地址信号，并产生地址译码信号，以便选中存储矩阵中的一个存储单元，使其在存储器控制逻辑的控制下进行读写操作。图5-2SRAM结构示意图4.控制逻辑和三态数据缓冲器控制逻辑接收CPU发来的读/写信号及片选信号（ChipSelect），对存储器进行读/写操作。有效的芯片才能操作：若进行读，则被寻址的存储单元的信息通过数据缓冲器出现在数据总线上，供CPU读取；若进行写，则CPU将数据发送到数据总线，经三态数据缓冲器写入到相应的存储单元。2114逻辑结构框图Intel2114芯片的内部结构②Intel2114外部结构Intel2114RAM存储器芯片为双列直插式集成电路芯片，共有18个引脚：•A0-A9：10根地址信号输入引脚。•：读／写控制信号输入引脚，当为低电平时，使输入三态门导通，信息由数据总线通过输入数据控制电路写入被选中的存储单元；反之从所选中的存储单元读出信息送到数据总线。•I/O1~I/O4：4根数据输入／输出信号引脚，•：低电平有效，通常接地址译码器的输出端。•+5V：电源。•GND：地。

2.动态存储器的刷新由于ＭＯＳ动态存储元是在电容中以电荷形式存储信息的，栅极电容会缓慢放电，为维持所存信息，需定时补充电荷，这就是刷新。刷新是指存储单元的内容原样再写入一次，而不是将所有单元都清0。读出过程就是补充电荷（刷新）的过程，但访问的随机性不能保证定期按序的刷新。刷新周期为2ms、4ms或8ms。DD预充电信号读选择线写数据线写选择线读数据线VCgT4T3T2T11

3.动态RAM读出与原存信息相反读出时数据线有电流为“1”数据线CsT字线DDV010110写入与输入信息相同写入时CS充电为“1”放电为“0”T3T2T1T无电流有电流DRAM的基本存储电路简单，帮故集成度高、功耗小。DRAM一般组成大容量、高速的RAM存储器。

Intel2164A内部结构

存储体：64K×1的存储体由4个128×128的存储阵列构成；

地址锁存器：由于Intel2164A采用双译码方式，故其16位地址信息要分两次送入芯片内部。但由于封装的限制，这16位地址信息必须通过同一组引脚分两次接收，因此，在芯片内部有一个能保存8位地址信息的地址锁存器；

数据输入缓冲器：用以暂存输入的数据；

数据输出缓冲器：用以暂存要输出的数据；1/4I/O门电路：由行、列地址信号的最高位控制，能从相应的4个存储矩阵中选择一个进行输入／输出操作；

行、列时钟缓冲器：用以协调行、列地址的选通信号；

写允许时钟缓冲器：用以控制芯片的数据传送方向；128读出放大器：与4个128×128存储阵列相对应，共有4个128读出放大器，它们能接收由行地址选通的4×128个存储单元的信息，经放大后，再写回原存储单元，是实现刷新操作的重要部分；1/128行、列译码器：分别用来接收7位的行、列地址，经译码后，从128×128个存储单元中选择一个确定的存储单元，以便对其进行读/写操作。…控制逻辑Y译码X译码数据缓冲区Y控制128×128存储矩阵…………PD/ProgrCSA10A7…A6A0..…DO0…DO7112………………A7A1A0VSSDO2DO0DO1……27162413………………VCCA8A9VPPCSA10PD/ProgrDO3DO7…2716EPROM的逻辑图和引脚PD/ProgrPD/Progr功率下降/编程输入端读出时

为低电平5.3半导体只读存储器5.4主存与CPU的连接在微型系统中，CPU对存储器进行读写操作，首先要由地址总线给出地址信号，选择要进行读/写操作的存储单元，然后通过控制总线发出相应的读/写控制信号，最后才能在数据总线上进行数据交换。所以，存储器芯片与CPU之间的连接，实质上就是其与系统总线的连接，包括：地址线的连接、数据线的连接、控制总线的连接。在连接中要考虑的问题有以下几个方面：1．CPU总线的负载能力在设计CPU芯片时，一般考虑其输出线的直流负载能力，为带一个TTL负载。现在的存储器一般都为MOS电路，直流负载很小，主要的负载是电容负载，故在小型系统中，CPU是可以直接与存储器相连的，而较大的系统中，若CPU的负载能力不能满足要求，可以（就要考虑CPU能否带得动，需要时就要加上缓冲器，）由缓冲器的输出再带负载。2．CPU的时序和存储器的存取速度之间的配合问题

CPU在取指和存储器读或写操作时，是有固定时序的，用户要根据这些来确定对存储器存取速度的要求，或在存储器已经确定的情况下，考虑是否需要Tw周期，以及如何实现。3．存储器的地址分配和片选问题内存通常分为RAM和ROM两大部分，而RAM又分为系统区(即机器的监控程序或操作系统占用的区域)和用户区，用户区又要分成数据区和程序区，ROM的分配也类似，所以内存的地址分配是一个重要的问题。另外，目前生产的存储器芯片，单片的容量仍然是有限的，通常总是要由许多片才能组成一个存储器，这里就有一个如何产生片选信号的问题。4．控制信号的连接

CPU在与存储器交换信息时，通常有以下几个控制信号(对8088/8086来说)：（），

以及WAIT信号。这些信号如何与存储器要求的控制信号相连，以实现所需的控制功能。一、存储器的扩展如前面提到，目前生产的存储器芯片，单片的容量仍然是有限的，通常总是要由许多片才能组成一个存储器。存储器芯片扩展的方法以下三种：1.位扩展法若芯片每个存储单元的位数小于存储器字长，需进行位扩展。【例如5.1】用1M×1位存储芯片组成1M×8位（1MB）的RAM，每片存储同一位权的一位数据（片的I/O端接Di），A19～A0是访问芯片所需的20位地址码，是读写控制信号。位扩展法组成的1MBRAM示意图如图5.18所示。图5.19字扩展法组成1MRAM2.字扩展法若芯片每个存储单元的位数等于存储器字长，但容量（字数）不够，需进行字扩展。【例5.2】用256K×8位芯片组成1MB的RAM，1MB容量需20位地址码（A19～A0），256KB芯片需18位片内地址码（A17～A0），用高二位地址A19A18经2/4译码器（74139）选择芯片读/写，每片8条I/O线分别接D7～D0。字扩展法组成的1MBRAM示意图如图5.19所示。图5.19字扩展法组成1MRAM3.字位同时扩展法若单片芯片的字长和位数均小于主存的要求，则字扩展和位扩展法同时进行。【例1】用16K×4位芯片组成64KB的RAM，其中2片组成16KB，4×2=8片组成64KB。可见，所需芯片数量S为S＝(M/L)×(N/K)式中：M为主存存储单元数量；

L为单片存储单元数量；

N为主存存储单元字长（二进制位）；

K为单片存储单元字长。在本例中，有S=(64/16)×(8/4)＝8片【例2】一个存储器系统包括2KRAM和8KROM，分别用1K×4的2114RAM芯片和2K×8的2716ROM芯片组成。要求ROM的地址从1000H开始，RAM的地址从3000H开始。完成硬件连线及相应的地址分配表。地址码芯片的地址范围对应芯片编号A15A14A13A12A11A10A9...A0000100001000H

：：2716-10001011117FFH000110001800H

：：2716-2000111111FFFH001000002000H

：：2716-30010011127FFH001010002800H

：