数字电路第五章_第1页
数字电路第五章_第2页
数字电路第五章_第3页
数字电路第五章_第4页
数字电路第五章_第5页
已阅读5页,还剩48页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

2023/2/11数字电路与系统第五章、触发器2023/2/12北航·

电子信息工程学院作业5.2;5.3;5.65.9;5.11;5.12;5.145.20;5.22;5.25;5.272023/2/13北航·

电子信息工程学院第五章触发器数字系统中,把能够存储1位二值信号的基本单元电路称为触发器(flip-flop)。触发器应具备三个基本特点:触发器具有两个稳定状态:逻辑0和逻辑1;在输入信号作用下,触发器可以从一种状态转换到另一种状态;当输入信号消失后,能保持其状态不变。触发器种类很多:按电路结构分为基本、同步、主从、边沿触发器;按逻辑功能分为RS、JK、D和T触发器;按触发方式分为电平、脉冲和边沿触发器等。2023/2/14北航·

电子信息工程学院第五章触发器5.1基本触发器和同步触发器5.2主从触发器5.3边沿触发器5.4触发器特性及功能转换2023/2/15北航·

电子信息工程学院5.1基本触发器和同步触发器基本RS触发器用或非门组成的基本RS触发器电路结构2023/2/16北航·

电子信息工程学院5.1基本触发器和同步触发器基本RS触发器用或非门组成的基本RS触发器电路结构2023/2/17北航·

电子信息工程学院5.1基本触发器和同步触发器基本RS触发器用或非门组成的基本RS触发器电路结构2023/2/18北航·

电子信息工程学院5.1基本触发器和同步触发器基本RS触发器用或非门组成的基本RS触发器逻辑功能表2023/2/19北航·

电子信息工程学院5.1基本触发器和同步触发器用与非门组成的基本RS触发器电路结构逻辑功能表2023/2/110北航·

电子信息工程学院5.1基本触发器和同步触发器用与非门组成的基本RS触发器波形分析2023/2/111北航·

电子信息工程学院5.1基本触发器和同步触发器基本RS触发器动作特点基本RS触发器具有复位(Q=0)、置位(Q=1)、保持原状态三种功能R为复位输入端,S为置位输入端可以是低电平有效,也可以是高电平有效,取决于触发器的结构直接触发

2023/2/112北航·

电子信息工程学院5.1基本触发器和同步触发器同步RS触发器时钟脉冲控制触发器状态的改变——同步触发器电路结构2023/2/113北航·

电子信息工程学院5.1基本触发器和同步触发器同步触发器

逻辑功能表2023/2/114北航·

电子信息工程学院5.1基本触发器和同步触发器在CLK=1的全部时间里,S和R的变化都将引起输出状态的变化波形分析同步触发器

说明:钟控端的缩写——CLK=ClockCP=ClockPulseCLKSRQ2023/2/115北航·

电子信息工程学院5.1基本触发器和同步触发器同步RS触发器动作特点电平触发;在CLK=1的全部时间内,S和R的变化都将引起触发器输出端状态的变化;如果CLK=1期间输入信号多次变化,则触发器状态也会发生多次翻转,俗称“空翻”。2023/2/116北航·

电子信息工程学院5.1基本触发器和同步触发器带异步复位、置位端的同步RS触发器2023/2/117北航·

电子信息工程学院触发器功能的其他表示方法特性方程RS=0(约束条件)

状态转换图波形图特性表2023/2/118北航·

电子信息工程学院5.1基本触发器和同步触发器同步D触发器电路结构2023/2/119北航·

电子信息工程学院5.1基本触发器和同步触发器同步D触发器特性方程特性表

状态转换图

2023/2/120北航·

电子信息工程学院5.1基本触发器和同步触发器同步D触发器动作特点别名:D型锁存器,双稳态锁存器电平触发;时钟脉冲持续的时间段内,D端的激励信号的变化可以造成触发器状态多次翻转;时钟脉冲宽度应该大于2tpd。2023/2/121北航·

电子信息工程学院5.2主从触发器主从RS触发器主从JK触发器2023/2/122北航·

电子信息工程学院5.2主从触发器主从RS触发器电路结构2023/2/123北航·

电子信息工程学院5.2主从触发器主从RS触发器工作原理

主从触发器的触发翻转分为两个节拍触发器的翻转在CLK由1变0时刻(CLK下降沿)CLK一旦变为0后,主触发器被封锁,其状态不再受R、S影响主从触发器对输入信号的敏感时间大大缩短,只在CLK由1变0的时刻触发翻转不会有空翻现象主从触发2023/2/124北航·

电子信息工程学院5.2主从触发器主从RS触发器XXXX0000001110011011010001101101*1111*真值表2023/2/125北航·

电子信息工程学院5.2主从触发器波形图主从RS触发器2023/2/126北航·

电子信息工程学院5.2主从触发器主从JK触发器电路结构2023/2/127北航·

电子信息工程学院主从JK触发器特性表工作原理00保持110110001112023/2/128北航·

电子信息工程学院5.2主从触发器特性方程波形图状态转换图主从JK触发器2023/2/129北航·

电子信息工程学院主从RS触发器和主从JK触发器动作特点主从SR

J

KQQ’QQ’CLK2023/2/130北航·

电子信息工程学院5.2主从触发器主从T触发器电路符号

T’触发器(T=1)状态转换图特性方程主从T触发器2023/2/131北航·

电子信息工程学院5.2主从触发器主从JK触发器存在的问题—

一次变化现象001112023/2/132北航·

电子信息工程学院5.3边沿触发器为了提高触发器的抗干扰能力,希望触发器的次态仅仅取决于CLK信号的沿(上升沿和下降沿)到达时刻输入信号的状态,而在此之前和之后输入状态的变化对次态没有影响。维持-阻塞边沿D触发器CMOS主从结构边沿触发器利用传输延迟时间的边沿触发器2023/2/133北航·

电子信息工程学院5.3边沿触发器维持-阻塞边沿D触发器回忆2023/2/134北航·

电子信息工程学院维持-阻塞边沿D触发器1维持—阻塞边沿D触发器置1维持线

置0阻塞线111010↑结构及工作原理同步D触发器

2023/2/135北航·

电子信息工程学院维持—阻塞边沿D触发器置1维持线

置0阻塞线置0维持线1101000↑维持-阻塞边沿D触发器结构及工作原理同步D触发器

2023/2/136北航·

电子信息工程学院维持-阻塞边沿D触发器置1阻塞置0维持置0阻塞置1维持结构及工作原理2023/2/137北航·

电子信息工程学院维持-阻塞边沿D触发器波形图2023/2/138北航·

电子信息工程学院5.3边沿触发器带RD和SD端的维持—阻塞D触发器QQC11DRSSDRDCPD国标符号国标符号“>”表示边沿触发动作2023/2/139北航·

电子信息工程学院5.3边沿触发器CMOS主从结构边沿触发器电路结构2023/2/140北航·

电子信息工程学院5.3边沿触发器CMOS主从结构边沿触发器工作原理CP=0时,TG1接通,TG2关闭,主触发器接收输入信号,Q1=D;TG4接通,TG3关闭,输出维持不变。2023/2/141北航·

电子信息工程学院5.3边沿触发器CMOS主从结构边沿触发器改变CP信号极性,可构成下降沿触发。工作原理CP由0变1时,TG1关闭,TG2接通,主触发器维持不变,TG3接通,TG4关闭,从触发器接收输入信号。2023/2/142北航·

电子信息工程学院5.3边沿触发器利用传输延迟时间的边沿触发器电路结构工作原理G1~G3、G4~G6组成基本RS触发器,G7、G8为导引门,其延迟时间大于基本RS触发器翻转时间。注意G2和G6门。2023/2/143北航·

电子信息工程学院5.3边沿触发器利用传输延迟时间的边沿触发器工作原理CP=1期间:2023/2/144北航·

电子信息工程学院5.3边沿触发器利用传输延迟时间的边沿触发器NM工作原理CP由1变0时,首先封锁G2、G6两个与门,基本RS触发器等效为:2023/2/145北航·

电子信息工程学院5.3边沿触发器利用传输延迟时间的边沿触发器NM工作原理由于延迟时间大,CP下跳时,

G7、G8门的输出还没有变化,由基本RS触发器特性方程:此后,G2、G6门也被封锁,J、K的变化不再起作用。CP下降沿触发。2023/2/146北航·

电子信息工程学院5.4触发器特性及功能转换触发器功能转换触发器动态特性2023/2/147北航·

电子信息工程学院5.4触发器特性及功能转换触发器功能转换JK触发器转换为其他触发器2023/2/148北航·

电子信息工程学院5.4触发器特性及功能转换D触发器转换为其他触发器2023/2/149北航·

电子信息工程学院5.4触发器特性及功能转换基本RS触发器动态特性触发器动态特性输入信号宽度:tW

>2tpd传输延迟时间:从输入信号变化至新状态建立的时间:

tPLH

=tpd;

tPHL

=2tpd2023/2/150北航·

电子信息工程学院5.4触发器特性及功能转换同步RS触发器动态特性由基本RS触发器输入信号宽度的要求知道:输入信号与CP同时为高的时间:tW>2tpd传输延迟时间从CP触发沿至新状态建立的时间

tPLH

=2tpd

;tPHL

=3tpd2023/2/151北航·

电子信息工程学院5.4触发器特性及功能转换主从触发器动态特性为了可靠翻转,在CP=1期间,输入信号应保持不变,保持时间:

tH>tWH传输延迟时间从CP触发沿至新状态建立的时间

tPLH

=3tpd

;tPHL

=4tpd最高时钟频率

由同步触发器的特点,主从触发器的CP的高电平持续时间都应大于

3tpd

因此fCP<1/6tpd2023/2/152北航·

电子信息工程学院本章小结触发器特点:置数、保持;描述触发器逻辑功能的方法:特性表、特性方程、状态转换图和波形图;触发器的电路结构形式与逻辑功能之间不是一一对应的关系,但与触发方式之间的关系是固定的

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论