白底+10第10章半导体制造工艺

第八章半导体制造工艺

1VLSICAD,CHP.3第十章半导体制造工艺10.0

集成电路制造工艺概述10.1几个基本工艺步骤10.2半导体制造工艺2VLSICAD,CHP.310.0

工艺概述1版图预览MICROWINDIC制造工艺分类3VLSICAD,CHP.3集成电路研制过程用户需求指标要求系统设计逻辑设计电路设计版图设计数字化（版图图形文件）转换成PG文件-------设计方-------掩膜版制造硅片加工芯片工艺制造分割管芯压焊封装总测成品-------制造方-------4VLSICAD,CHP.310.0

工艺概述1—分类双极工艺基本的有源器件是双极晶体管。生产的电路主要是TTL、ECL功耗大，速度高，负载能力强。MOS工艺基本的有源器件是MOS晶体管PMOSNMOSCMOS(主流工艺)功耗低、抗干扰能力强、输出电压范围宽其它：Bi-CMOS工艺、SOI-CMOS工艺、厚膜工艺、薄膜工艺等按材料分：硅工艺、锗工艺、砷化镓工艺5VLSICAD,CHP.310.0

制造工艺概述2—工序类型前工序过程：原始晶片（wafer）—芯片加工—中测成果：管芯(chip)图10-2-1主要的芯片制造工艺有：薄膜制备工艺（外延、氧化、化学气相淀积、蒸发、溅射）掺杂工艺（离子注入、扩散）图形转换技术（制版、光刻）6VLSICAD,CHP.310.0

工艺概述3—工序类型后工序过程：中间测试—(wafer)划片(chip)—贴片-键合-封装-筛选-成品测试。成果：封装好的集成电路器件成品辅助工序基本材料备制（单晶圆片制造），掩膜版的准备，高纯水、气体的制备、超净环境。7VLSICAD,CHP.3第十章半导体制造工艺10.0制造工艺概述10.1几个基本工艺步骤10.2工艺流程8VLSICAD,CHP.310.1几个基本工艺步骤氧化：SiO2用途光刻：工序（图10-1-1）掺杂:扩散和离子注入淀积：CVD录像片：IC工艺步骤9VLSICAD,CHP.3光刻10VLSICAD,CHP.3掩模版mask11VLSICAD,CHP.3第十章半导体制造工艺10.0集成电路制造工艺概述10.1集成电路制作中的几个基本工艺步骤10.2CMOSIC

工艺流程（选）12VLSICAD,CHP.310.2CMOSIC工艺流程传统的P阱CMOS工艺图10-2-2PMOS管直接做在N衬底上。NMOS管做在P阱中。不利于NMOS管优化N阱CMOS工艺图10-2-4NMOS管直接做在P衬底上。PMOS管做在N阱中。双阱CMOS工艺图10-2-5录像片：IC工艺步骤-CMOS工艺名词：有源区、场区、硅栅工艺、自对准工艺13VLSICAD,CHP.3P阱工艺14VLSICAD,CHP.3P阱工艺215VLSICAD,CHP.3N阱工艺和双阱工艺16VLSICAD,CHP.317VLSICAD,CHP.3第十章CMOSIC工艺流程及寄生效应（可选）10.0集成电路制造工艺概述10.1集成电路制作中的几个基本工艺步骤10.2CMOSIC

工艺流程10.3CMOSIC

中的寄生效应18VLSICAD,CHP.310.3CMOSIC

中的寄生效应1，场区寄生MOS晶体管2，体硅CMOS中的寄生锁定效应3，连线的寄生效应寄生电容寄生电阻寄生电感19VLSICAD,CHP.310.3.1场区寄生MOS晶体管场区寄生管的形成（见下页图）场开启电压：

VTF=V’FB+2ф’F-Q’Bm/CoxF

CoxF=

εoεox/toxF

措施：场氧化前场区注入衬底相同的杂质，提高场区衬底的浓度，以提高场开启电压。例：因为掺杂浓度和tox

相同时，P型更易反型，所以场氧化前，在NMOS管场区(P型掺杂衬底区)注入B杂质。20VLSICAD,CHP.310.3.1场区寄生MOS晶体管金属层高电压使沟道产生，短路2个N+区。名词：场反型，场开启，场区寄生MOS晶体管，厚膜开启电压21VLSICAD,CHP.310.3.2体硅CMOS中的寄生锁定效应1闩锁效应寄生晶体管的形成：以P阱CMOS工艺为例结构造成：横向PNP、纵向NPN22VLSICAD,CHP.310.3.2体硅CMOS中的寄生锁定效应2寄生管形成的等效电路：正反馈电路外因：电压过冲，发射结正偏回路电压大于临界触发电压回路电流大于维持电流内因：纵横寄生晶体管的电流增益大于1现象：下图10-10-1023VLSICAD,CHP.310.3.2体硅CMOS中的寄生锁定效应3解决措施降低寄生管增益加大阱深增加阱区和阱外源漏区的距离（增加了基区宽度但影响集成度）降低寄生电阻值增加保护环(见下页图)沟槽隔离—SOICMOS(见下下图)24VLSICAD,CHP.310.3.2锁定效应4用高掺杂的保护环消除寄生锁定效应25VLSICAD,CHP.310.3.2锁定效应5--SiO2上制作Si膜，切断了可能的寄生电连接采用SOI结构消除锁定效应26VLSICAD,CHP.310.3.3.连线的寄生效应1—寄生电容CMB、CPB、CMM、CMP、CI27VLSICAD,CHP.310.3.3.连线的寄生效应1—寄生电容28VLSICAD,CHP.310.3.3.连线的寄生效应1—寄生电容连线和衬底间的电容计算29VLSICAD,CHP.310.3.3.连线的寄生效应2—寄生电阻方块电阻的计算材料的电阻率表表10-10-23