第二章80868088微处理器

第二章8086/8088微处理器2.18086/8088CPU结构2.28086存储器组织2.38086/8088CPU的引脚及功能

2.48086的操作和时序

1学习目的

通过对本章的学习，您应该能够达到下列要求：描述8086的编程结构说明8086CPU的工作特点了解8086CPU的引线分析8086CPU基本总线周期时序2重点8086CPU的编程结构，总线接口单元和执行单元的动作管理8086CPU的引线8086CPU基本总线周期各个T状态的作用，存储器与I/O接口的读写时序难点8086的寄存器结构以及时序38086/8088微处理器的一般性能特点16位的内部结构，16/8位双向数据信号线；20位地址信号线，可寻址1M字节存储单元；较强的指令系统；利用16位的地址总线来进行I/O端口寻址，可寻址64K个I/O端口；中断功能强，可处理内部软件中断和外部中断，中断源可达256个；单一的＋5V电源，时钟频率为5~10MHz。另外，Intel公司同期推出的Intel8088微处理器一种准16位微处理器，其内部寄存器，内部操作等均按16位处理器设计，与Intel8086微处理器基本上相同，不同的是其对外的数据线只有8位，目的是为了方便地与8位I/O接口芯片相兼容。4

2.18086/8088CPU结构8086从功能上来说分成两大部分，总线接口单元

BIU（BusInterfaceUnit)和执行单元

EU（ExecutionUnit).一、BIU:负责8086与存储器之间的信息传送。

(1)BIU从内存的指定部分取出指令，送至指令队列排队。(2)从内存的指定部分取出执行指令时所需的操作数，送至EU部分。

5输入/输出控制电路内部暂存器

IP

ES

SSDSCS外部总线执行部分控制电路123456∑ALU标志寄存器AHALBHBLCHCLDHDLSPBPSIDI通用寄存器地址加法器指令队列缓冲器执行部件（EU)总线接口部件（BIU)16位20位16位8位8086内部结构6执行部件总线接口部件通用寄存器四个专用寄存器SP：堆栈指针，其内容与堆栈段寄存器SS的内容一起，提供堆栈操作地址。BP：基址指针：构成段内偏移地址的一部分.SI:（SourceIndex）：SI含有源地址意思,产生有效地址或实际地址的偏移量。DI:（DestinationIndex）：DI含有目的意思,产生有效地址或实际地址的偏移量。算术逻辑单元ALU：主要是加法器。大部分指令的执行由加法器完成。标志寄存器：16位字利用了9位。标志分两类：状态标志（6位）:反映刚刚完成的操作结果情况。控制标志（3位）:在某些指令操作中起控制作用。720位地址加法器四个段寄存器：CS、DS、SS、ESCS管理代码段;DS管理数据段SS管理堆栈段;ES管理附加段.16位的指令指针寄存器IP：IP中的内容是下一条指令对现行代码段基地址的偏移量，6字节的指令队列指令队列共六字节，总线接口部件BIU从内存取指令，取来的总是放在指令队列中；执行部件EU从指令队列取指令，并执行。8总线接口部件由下列各部分组成:(1)4个段地址寄存器；CS——16位的代码段寄存器；DS——16位的数据段寄存器；ES——16位的扩展段寄存器；SS——16位的堆栈段寄存器；

(2)16位的指令指针寄存器IP；

输入/输出控制电路内部暂存器

IP

ES

SSDSCS外部总线123456∑地址加法器指令队列缓冲器总线接口部件（BIU)20位16位8位9(3)20位的地址加法器

将左移4位的段寄存器的内容与偏移地址相加，形成20位的物理地址，以便对1兆空间的存储器寻址。(4)6字节的指令队列缓冲器

指令队列中包含若干个（8086—6个，8088—4个）8位寄存器，用于顺序存放从存储器中取出的指令，供执行单元执行。(5)输入/输出控制电路

提供系统总线的控制信号，实现数据、地址和状态信息的分时传送。10二、EU:负责指令的执行。执行部件的功能就是负责从指令队列取指令并执行。执行部件由下列几个部分组成：(1)4个通用寄存器，即AX、BX、CX、DX；(2)4个专用寄存器，即SP、BP、SI、DI；

(3)标志寄存器FR；

11(4)算术逻辑单元ALU。

负责各种算术和逻辑运算执行部分控制电路是控制、定时与状态逻辑电路。用于控制执行单元中各部件按制定的要求协调工作。执行部分控制电路ALU标志寄存器AHALBHBLCHCLDHDLSPBPSIDI通用寄存器执行部件（EU)16位12EU和BIU构成了一个简单的2工位流水线。其特点：将CPU分为两个单元，可以使取指令和执行指令同时进行，减少了CPU为取指令而等待的时间，从而提高了CPU的利用率，提高了系统的运行速度。13三、8086/8088的内部寄存器(A)累加器基地址寄存器计数器数据寄存器(SP)堆栈指针寄存器基地址寄存器源变址寄存器目的变址寄存器(PC)指令指针寄存器(PSW)状态标志寄存器代码段寄存器数据段寄存器堆栈段寄存器附加段寄存器AHALBHBLCHCLDHDL

AXBXCXDX

SPBPSIDIIPFLAGCSDSSSES通用寄存器和专用寄存器控制寄存器段寄存器8位寄存器16位寄存器14状态标志寄存器进位标志C（CarryFlag）当结果的最高位产生一个进位或借位，则CF=1，否则CF=0。

溢出标志O（OverflowFlag）在算术运算中，带符号数的运算结果超出了8位或16位带符号数能表达的范围，则OF=1，否则OF=0。8位（字节）运算--128——+12716位（字）运算--32768——+32767

符号标志S（SignFlag）

结果的最高位（D15或D7）为1，则SF=1，否则SF=0。

零标志Z（ZeroFlag）

若运算的结果为0，则ZF=1，否则ZF=0。

奇偶标志P（ParityFlag）

若结果中‘1’的个数为偶数，则PF=1，否则，PF=0。

辅助进位标志A(AuxiliaryFlag)

在字节操作时，由低半字节(第3位)向高半字节，字操作时低字节向高字节由进位或借位，则AF=1，否则AF=0。1514131211109876543210ODITSZAPC15状态标志寄存器方向标志（DirectionFlag）

D=1，串操作时地址自动减量，D=0，串操作时地址自动增量。

中断允许标志（Interrupt—enableFlag）IF=1，则允许CPU接收外部的中断请求，IF=0，则屏蔽外部中断请求。

追踪标志（TraceFlag）TF=1，使处理进入单步方式，以便于调试。ODITSZAPC16例：两个带符号数64h,64h相加。

01100100

+0110010011001000

OF=1（运算结果超过127）；CF=0；ZF=0；SF=1；PF=0；AF=0。

1710100010+01011110100000000CF=1AF=1PF=1SF=0ZF=1OF=？C7⊕C6=0OF=018四、各寄存器的主要用途寄存器执行操作AX 整字乘法，整字除法、整字I/OAL 字节乘法、字节除法、字节I/O。查表，十进制算术运算AH 字节乘法、字节除法BX查表CX 字符串操作，循环次数CL 变量的移位和循环控制DX 整字乘法，整字除法、间接寻址I/OSP 堆栈操作SI 字符串操作DI 字符串操作19五、总线接口单元和执行单元的动作管理1、当8086的指令队列有两个空字节，BIU取指令到指令队列中；2、执行部件EU准备执行一条指令时，它从BIU的指令队列取指令，然后执行；

特别的：当指令要求访问存贮器或I/O口时，执行单元EU向总线接口单元BIU发出请求，由BIU通过总线获取存储数据。203、指令队列已满，BIU与EU又无总线请求时,总线接口部件进入空闲状态。4、执行转移指令、调用指令、返回指令时，BIU自动清除指令队列，然后从新地址取指令，并立即送给EU，然后再从新单元开始，重新填满队列机构。

传统的计算机的工作？21传统的计算机采用串行工作方式：1、CPU访问存储器（存储数据或指令）时要等待总线操作的完成。2、CPU执行指令时，总线处于空闲状态。缺点：CPU无法全速运行。228086CPU中有四个段寄存器：CS，DS，SS和ES，这四个段寄存器存放了CPU当前可以寻址的四个段的基值，也即可以从这四个段寄存器规定的逻辑段中存取指令代码和数据。一旦这四个段寄存器的内容被设定，就规定了CPU当前可寻址的段，如右图所示。2.28086存储器组织23存储器的分段管理：

任一段的长度≤64K，1M空间可以分成16个连续的长度为64K的段，各段可以重叠、部分重叠、间断，所以可以分成无数个段。段基址：每一逻辑段的首地址。段内偏移地址：存储单元与段首地址的距离。8086系统一般规定各逻辑段在整数节的边界开始。24

8086存储器的逻辑地址与物理地址逻辑地址与物理地址的关系8086CPU中的每个存储元在存储体中的位置都可以使用实际地址和逻辑地址来表示。CPU访问存储器时，要形成20位的物理地址，即先找到某段，再找到该段内的偏移量。换句话说，CPU是以物理地址访问存储器的，如右图所示。2516216=FFFF

H+164K0FFFFH0FFFEH0FFFDH00001H00000H逻辑地址空间20220=FFFFFh+1FFFFFhFFFFEhFFFFDhFFFFCh00001h00000h0FFFFh物理地址空间26

8086存储器20位物理地址的形成在存储段划分时，段内地址是连续的，段与段之间是相互独立的。每个段的起始地址称段的基址，段基址必须是能被16整除的那些地址，即20位的段基址的低四位应当是0000。由于段起始地址的低四位为0，所以可用20位地址的高16位表示段的基址，存放在段基址寄存器中。段基址寄存器共四个：CS、DS、ES、SS。2728例、8086/8088的运行过程操作：2和2000单元内的数10相加.指令：moval,[2000]addal,02hlt机器指令：10100000A0hmoval,[2000]0000000000h0010000020h0000010004haddal,020000101002h11110100F4hhlt2930例2、CS=2000H,最大寻址空间可达多少?CS左移四位：200000HIP的内容：0000~FFFFH2000020000

+0000

+FFFF200002FFFF

物理地址：20000H~2FFFFH64K312.38086/8088CPU的引脚及功能8086微处理器采用DIP40封装，40个引脚引脚按功能可分4部分：地址总线、数据总线、控制总线、电源及时钟引脚的类型有：双向、三态、输入、输出等；双功能引脚

分时复用引脚工作方式不同功能不同引脚32一、8086/8088的引脚信号和工作模式8086/8088CPU两种工作模式，即最大模式和最小模式。最小模式：指在系统中只有一个微处理器。所有的总线控制信号都有8086/8088产生，因此，控制逻辑电路最简单。最大模式：在包含多个微处理器的系统中，多个处理器协调工作。如与8086/8088配合的协处理器有：8087数值运算协处理器，和8089输入输出协处理器。两种工作模式的选择完全有硬件的连接决定，二者部分引脚功能不同。8088是一个准十六位的处理器，它只复用了八根地址线用来传输数据，因此除了AD8~AD15和BHE/SSO引脚不同外，其他引脚功能基本一致。33地址/数据线地址/数据线非屏蔽中断可屏蔽中断最小最大模式控制MN/MX=1,最小模式MN/MX=0,最大模式读信号总线保持请求信号总线保持响应信号写信号存储器/IO控制信号M/IO=1,选中存储器M/IO=0,选中IO接口数据发送/接收信号DT/R=1,发送DT/R=0,接收数据允许信号地址允许信号中断相应信号测试信号:执行WAIT指令，CPU处于空转等待;TEST有效时,结束等待状态。准备好信号:表示内存或I/O设备准备好，可以进行数据传输。复位信号341、MN/MX：最小/最大模式控制（输入，33脚）接+5V，最小模式；接地，最大模式。2、VCC（40脚）：+5伏电源引出脚GND（1、20脚）：接地引出脚。3、AD15-AD0（第2-16，39脚，双向，三态）：地址/数据线，分时复用;T1状态：AD15~AD0为地址信号；T2、T3、TW、T4状态：数据信号。4、A19/S6—A16/S3（输出，三态，35-38）：地址/状态信号35

T1状态：A19~A16为地址的高四位，T2、T3、TW、T4状态：为状态信号。S6=0，8086CPU连在总线上；S5：中断允许标志设置：S5=0，允许可屏蔽中断请求S5=1，禁止可屏蔽中断请求

S4S3

00使用ES01使用SS10使用CS11使用DS365、BHE/S7（输出，三态，34）T1状态：D15—D8有效，BHE/S7输出BHE信号T2、T3、TW、T4：为S7信号，在8086中无意义。

BHE和A0区分数据格式：

BHEA0操作数据引脚00从偶地址读/写一个字

AD15~AD0

10从偶地址读/写一个字节AD7~AD0

01从奇地址读/写一个字节AD15~AD8

0110从奇地址读/写一个字AD15~AD037读字节和字，如图所示386、NMI：非屏蔽中断（输入，17脚）：不受中断允许标志IF的影响，不能用软件进行屏蔽。7、INTR可屏蔽中断请求（输入，18脚）：若IF=1，CPU将响应中断请求。8、RD读信号（输出，32脚）：将对内存或I/O端口进行操作。9、CLK时钟（输入，19脚）：要求频率为：8086-2：8MHZ3910、TEST：测试信号（输入，第23脚）：执行WAIT指令，CPU处于空转等待，当TEST有效时，结束等待状态。11、RESET：复位信号（输入，21脚）：标志寄存器、IP、CS、ES、SS、DS和指令队列清零，CS置为FFFFH。12、READY：准备好信号（输入，22脚）：表示内存或I/O设备准备好，可以进行数据传输。40二、最小组态（最小模式）的引脚当引脚33（MN/MX）接至VCC时，24-31引线的功能：1.INTA（24）：中断响应信号2.ALE（25）：地址锁存允许信号。3.DEN（26）：数据允许信号，输出，三态。4.DT/R（27）：输出，三态DT/R=1,数据发送；DT/R=0，数据接收。415、M/IO（28脚）：输出，三态M/IO=1，对存储器访问；M/IO=0，对I/O口访问。6、WR(输出，29脚)：写信号WR=0有效，CPU正在对内存或I/O设备进行写操作。7、HOLD(输入31脚):总线保持请求信号.HOLD：总线请求信号8、HLDA：总线保持响应信号42三、8086在最小模式下的典型配置：1、MN/MX接+5V；2、一片8284,作为时钟发生器;3、三片8282或74LS373,作地址锁存器;4、二片8286/8287,作总线驱动器;8086在最小模式下的典型配置8282锁存器与8086的连接438282锁存器448286与8088的连接图458282锁存器与8086的连接图468086在最小模式下的典型配置图47RESETTESTHOLDHLDANMIINTRINTAM/IOWRRDREADYCLKREADYMN/MX+5V系统总线控制总线地址总线A19～

A0数据总线D15～D0

ALEBHEA19～A16AD15～AD

0

DT/RDEN8086CPUG74LS373OEDIRG74LS2458284A最小组态48四、8086/8088引脚相关问题的说明

8088/8086的数据线与地址线、状态线是分时复用的，即在某一时刻，总线上出现的是输出地址信息，在另一时刻，总线上是所需读、写的数据信息，或状态信息。除了个别引脚外，8088/8086的控制信号引脚的定义是一致的，有差别的是，8088的第28脚为IO/M，8086为M/IO，主要是为了使前者能与8位微处理器8080/8085相兼容的缘故。8088的第34引脚为SSO(HIGH)，8086为BHE/S7，这是因为8086有16根数据线，可以用高、低8位总线分别进行一个字节的传送，也可以同时进行两个字节的传送，正是为了指明这几类操作而设置的，而8088的数据线只有8根，就不存在这一要求，因此就不需要引脚了。49③Reset引脚是复位信号输入端，系统启动、或在系统运行过程中，CPU在接收到Reset信号后，会使系统复位。复位后，CPU处于如下状态：CPU的标志寄存器、指令指针寄存器IP、段寄存器DS、ES、SS和指令队列均被清零，代码段寄存器CS被置为FFFFH，CPU将从0FFFF0H处开始执行指令。50④CPU与内存、I/O端口之间在时间上的匹配主要靠“READY”信号。READY：等待状态信号

READY=0，CPU处于等待状态，在总线周期中插入等待周期TW

READY=1，8086CPU继续执行⑤RD信号与IO/M（或M/IO）配合使用，指明从内存或者I/O端口读信息⑥高4位地址线与状态线分时复用，在T1状态，输出地址信息，在其余状态，输出状态信息。512-48086的操作和时序主要操作①系统复位与启动②总线操作③中断操作④最小模式下的总线请求⑤最大模式下的读写操作52一、系统复位与启动通过RETSET引腿上的触发信号来执行。

标志寄存器:清零

指令指针（IP）:0000H

CS:FFFFH

DS、ES、SS:0000H

指令队列:空

其它寄存器:0000H复位后，第一条指令的地址：CS左移四位为FFFF0H

物理地址为FFFF0+0000H（IP中）=FFFF0H一般在FFFFF0中，存放一条段交叉直接JMP指令，转移到系统程序实际开始处。53二、8086微处理器的基本时序1、什么是时序？时序是计算机操作运行的时间顺序2、为什么要研究时序可以进一步了解在微机系统的工作过程中，CPU各引脚上信号之间的相对时间关系。由于微处理器内部电路、部件的工作情况，用户是看不到的，通过检测CPU引脚信号线上，各信号之间的相对时间关系，是判断系统工作是否正常的一种重要途径；可以深入了解指令的执行过程；54可以使我们在程序设计时，选择合适的指令或指令序列，以尽量缩短程序代码的长度及程序的运行时间。因为对于实现相同的功能，可以采用不同的指令或指令序列，而这些指令或指令序列的字节数及执行时间有可能不相同的。对于学习各功能部件与系统总线的连接及硬件系统的调试，都十分有意义，因为CPU与存储器、I/O端口协调工作时，存在一个时序上的配合问题。才能更好地处理微机用于过程控制及解决实时控制的问题.55

微机系统的工作，必须严格按照一定的时间关系来进行，CPU定时所用的周期有三种，即指令周期、总线周期和时钟周期。3、指令周期：

一条指令从其代码被从内存单元中取出到其所规定的操作执行完毕，所用的时间，称为相应指令的指令周期。由于指令的类型、功能不同，因此，不同指令所要完成的操作也不同，相应地，其所需的时间也不相同。也就是说，指令周期的长度因指令的不同而不同。564、总线周期：

我们把CPU通过总线与内存或I/O端口之间，进行一个字节数据交换所进行的操作，称为一次总线操作，相应于某个总线操作的时间即为总线周期。虽然，每条指令的功能不同，所需要进行的操作也不同，指令周期的长度也必不相同。但是，我们可以对不同指令所需进行的操作进行分解，它们又都是由一些基本的操作组合而成的。575、时钟周期：

时钟周期是微机系统工作的最小时间单元，它取决于系统的主频率，系统完成任何操作所需要的时间，均是时钟周期的整数倍。时钟周期又称为T状态。时钟周期是基本定时脉冲的两个沿之间的时间间隔，而基本定时脉冲是由外部振荡器产生的，通过CPU的CLK输入端输入，基本定时脉冲的频率，我们称之为系统的主频率。例如8088CPU的主频率是5MHz，其时钟周期为200ns。一个基本的总线周期由4个T状态组成，我们分别称为4个状态，在每个T状态下，CPU完成不同的动作。5859606、插入等待状态Tw同步时序通过插入等待状态，来使