数字逻辑电路复习资料

经典word整理文档，仅参考，双击此处可删除页眉页脚。本资料属于网络整理，如有侵权，请联系删除，谢谢！(B)22(D)28222(C)AAAB+ABA(A)1011(C)R(D)T(D)置1置0（AA)8(C)(B)DQ=QD)nQ］(C)2(C)ABCDABCD用34(B)片片片片(B)01D(A)Q17、对于触发器和组合逻辑电路，以下（D）的说法是正确的。A、两者都有记忆能力B、两者都无记忆能力C、只有组合逻辑电路有记忆能力D、只有触发器有记忆能力18、CP有效期间，同步RSA、QSB、QS（RS=0）C、QSRQD、n1nn1nn1nQ1SRQ（RS=0）nn19、CP有效期间，同步DA、QDB、QDQC、QDQD、QDQn1n1nn1nn1n20、对于JK触发器，输入J=0、K=1，CP脉冲作用后，触发器的Qn1A、0B、1C、可能是0，也可能是1D、与Q有关n21、JK触发器在CP脉冲作用下，若使Q1QnnA、JK1B、JQ,KQC、JQ,KQD、JK022、具有“置0”“置1”“保持”触发器B、基本RS触发器C、同步D触发器D、同步RS触发器A、上升沿触发B、下降沿触发C、可以是上升沿触发，也可以是下降沿触发D、可以是高电平触发，也可以是低电平触发24、为避免一次翻转现象，应采用（D）触发器。A、高电平B、低电平C、主从D、边沿A、JK触发器B、RS触发器C、D触发器D、T触发器A、JK触发器B、RS触发器C、D触发器D、T’触发器时序逻辑电路中一定包含（A）A、触发器B、编码器C、移位寄存器D、译码器27、时序电路某一时刻的输出状态，与该时刻之前的输入信号（A）A、有关B、无关C、有时有关，有时无关D、以上都不对28、用n个触发器构成计数器，可得到的最大计数长度为（D）A、nB、2nC、nD、22n29、同步时序逻辑电路和异步时序逻辑电路比较，其差异在于后者（B）A、没有触发器B、没有统一的时钟脉冲控制C、没有稳定状态D、输出只与内部状态有关30、一位8421BCD计数器，至少需要（B）个触发器。A、3B、4C、5D、1031、经过有限个动的计数器。A、能B、不能C、不一定能D、以上都不对A、并行输入串行输出方式B、串行输入串行输出方式C、串行输入并行输出方式D、并行输入并行输出方式33、组合逻辑电路的输出取决于（A）A、输入信号的现态B、输出信号的现态C、输出信号的次态D、输入信号的现态和输出信号的现态34、组合逻辑电路是由（A）构成。A、门电路B、触发器C、门电路和触发器D、计数器35、组合逻辑电路（B）以上都不对D、36、半加器的逻辑功能是（A）A、两个同位的二进制数相加B、两个二进制数相加C、两个同位的二进制数及来自低位的进位三者相加和的一半D、两个二进制数的37、全加器的逻辑功能是（C）A、两个同位的二进制数相加B、两个二进制数相加C、两个同位的二进制数及来自低位的进位三者相加二进制数相加D、不带进位的两个38、对于两个4位二进制数A（AAAABBB32103210A、如果A＞B，则A＞B3B、如果A＜B，则A＞B333C、如果A＞B，则A＞B0D、如果A＜B，则A＞B00039、对于8421BCD码优先编码器，下面说法正确的是（A）A、有10根输入线，4根输出线B、有16根输入线，4根输出线C、有4根输入线，16根输出线D、有4根输入线，10根输出线40、对于8线—3线优先编码器，下面说法正确的是（B）A、有3根输入线，8根输出线B、有8根输入线，3根输出线C、有8根输入线，8根输出线D、有3根输入线，3根输出线41、3线-8线译码电路是（A）译码器A、三位二进制42、实现多输入、单输出逻辑函数，应选（C）A、编码器B、译码器C、数据选择器43、实现单输入、多输出逻辑函数，应选（D）A、编码器B、译码器C、数据选择器44、1路—4路数据分配器有（A）B、三进制C、三-八进制D、八进制D、数据分配器D、数据分配器A、一个数据输入端，两个选择控制端，四个数据输出端B、四个数据输入端，两个选择控制端，一个数据输出端C、一个数据输入端，一个选择控制端，四个数据输出端D、四个数据输入端，一个选择控制端，一个数据输出端45、只能读出不能写入，但信息可永久保存的存储器是（A）A、ROMB、RAMC、RPROMD、PROM与3KBCCA。1。。B301AB。。低。。QJQKQ。n1nnDDF(A,B,C,D)，F(A,B,C,D)(136813)(1368)21Nm。Qn1SRQn。稳定状态）16、在基本RS触发器暗中，输入端R或R能使触发器处于状态，输入DD端S或S能使触发器处于脉冲）QD）DD17、同步RS触发器状态的改变是与18、同步D触发器的特性方程为n1CP触发器能够具有、、、和0、置1、翻转）CP触发器的次态方程Q=触发器的次态方n1程Q=）JQKQnn1n21、对于JK触发器，当CP脉冲有效期间，若J=K=0时，触发器状态；若JK时，触发器或；若J=K=1时，触发器状态置0、置1、翻转）22、同步触发器属（电平、边沿）触发的触发器；主从触发器属触发的触发器。23、边沿触发器是一种能防止24、与主从触发器相比，25、对于JK触发器，若J=K，则可完成26、对于JK触发器，若JK，则可完成D触发器的D端与Q触发器可转换成28、时序逻辑电路任何时刻的输出信号不仅取决于，而且还取决于29、时序逻辑电路逻辑功能的表示方法有包括、、、和、、和钟方程、输出方程、驱动方程、状态方程）2、触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转3、触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等五4、同步D触发器的Q端和D7、主从JK触发器和边沿JK10、仅具有反正功能的触发器是T14、计数器能够记忆输入CP脉冲的最大数目，叫做这个计数器的长度，也称为15、同步时序电路和异步时序电路的最主要区别是，前者没有CP脉冲，后者有CP17、时序电路的逻辑功能可用逻辑图、逻辑表达式、状态表、卡诺图、状态图和1、组合电路如图所示，分析该电路的逻辑功能。（2）化简与变换：LABC(ABC)ABCABC（4）分析逻辑功能：（2）化简与变换：Y••CACACA（3）由表达式列出真值表：解：设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。ABYAB001101010110YYAB4、用与非门设计一个举重裁判表决电路，要求：（1）设举重比赛有3个裁判，一个主裁判和两个副裁判。（2）杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。（3）只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。解：设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。A&YA0000B0011C0101A1111B0011C0101Y0111B&0000YAC&YABCABCYABBCAB•BC5、分析图示时序逻辑电路。异步时序电路，时钟方程：CPQ，CPQ，CPCP。驱动方程：21100DQ，DQ，DQn2n1n0210（2）求状态方程：D触发器的特性方程：QD将各触发器的驱动方程代n1DQQ上升沿时刻有效Qn12n221入，即得电路的状态方程：QDQQ上升沿时刻有效n11n110QDQCP上升沿时刻有效n1n000（3）计算、列状态表：（4）画状态图、时序图：不变QQ2121000（5）电路功能：由状态图可以看出，在时钟脉冲的作用下，电路的8CP个状态按递减规律循环变化，即：000→111→110→101→100→011→010→001→000→…电路具有递减计数功能，是一个3位二进制异步减法计数器。2、用JK触发器设计一个4位二进制异步加法计数器解：6、用74LS161构成十进制计数器。解：当74LS161计数到Q3Q2Q1Q0=1001L