基于VHDL语言的HDB3码的编码和译码

--摘要伴随集成电技术的展，电设计自成要设段已使述VHDL)设于1982的VHDL言是经IEEE件。号在基，而是在II环境下采用VHDL，计HDB3插V块、插模。关键词HDB3VHDL编码译码----TheElectronicDesignhasanimportantdesignofanaloganddigitalsystemgrowing.characteristicofiscircuitofstandardbyIEEE，whichwasfirstlyinAnditwaselectronicdesignernow.TherequirementsofdigitalbasebandtwoThefirsttherequirementthepreparationoforiginalsymbolstoformrequirementsofthethewaveform,expectedwaveformforinHDB3iscommonlyusedintransmission.TheHDB3code，whichhasofDCpositive-negativevoltagelevelbynocontinuous-zero，andclockthecodestreammymajorcontentofdesigndesigningthevolume/decoderofVHDL，therequirementitwillisbasicskillthatcanrealizevolume/decoderincan，andcanentire，makeitreachrequirementanticipated.ThisinQuartusIIenvironmentVHDLdesignanddecoder.Accordingrules,therethreeindecoder:inserttheinsertthemoduleB,theunipolarvariablebipolarmodule..Accordingthedecodingcontainsonlyonemodule.

Finally,thesimulationofeachitachieveandthenwholeKeywordsVHDLEncodingDecoding----目录摘IAbstract.......................................................................................................................II第章1.1研究目和意义..............................................................................................1基带输码简介2AMI码1.2.2数双相码2NRZ码31.3VHDL语言简介...............................................................................................31.3.1VHDL定义功能特征4应用点41.4artuⅡ简介...................................................................................................artusII的生与展本设的研内容5第章码的/译码的规则7HDB3码简介码定义7码特点7HDB3编解码器的国内外发展情况............................................................8HDB3码的应用9测井电缆遥传系统中的应用9高速长距离通信9在基带数据传输中的应用10HDB3码的编码则......................................................................................10HDB3码的译码则......................................................................................102.6本章小11第章码码器的建模与实现插V块的建模与实现12----3.1.1设计路3.1.2程序设计3.1.3真结果143.2插块的建模与实................................................................................153.2.1计思路163.2.2序设计173.2.3仿真果193.3极性变双极性的模与现3.3.1设计思............................................................................................203.3.2序设计213.3.3真波形............................................................................................编码器的真本章小结.........................................................................................................24第章译码器设计...................................................................................25设计路........................................................................................................254.2序设计.........................................................................................................4.3码器仿真.................................................................................................本章小结.........................................................................................................27结29致30参考文附录32附录36----CONTENTS（Chinese）III1ction........................................................................................................................TheSignificanceTheResearch1IntroduOfBasebandAndTransmission......................................................21.2.1PhaseNRZVHDL..................................................................................................................3VHDLdefined1.3.2nctionsandres...............................................................................................41.3.3ApplicationAdvantages............................................................................................1.4QUARTUSⅡ..................................................................................................ctionDevOfQuTheOfDesign6TheRuOfHDB3CodectionOfTheHDB3CodeHDB3HDB3CodeelopmentAtAndAbroad8ApplicationsTheHDB3Code92.3.1ApplicationsLoggingCableTelemetrystem...........................92.3.2High-speedCommunications...................................9ApplicationsOfHDB3CodeTheBase-bandTransmission102.4RulesOfHDB310RulesHdb3Code10Chaptermmary11----Chapter3TheImplementationEncoder12ImplementationOftheV123.1.1DesignTheProgramming....................................................................................................133.1.3TheSimulation............................................................................................143.2InsertedOfB3.2.1Design16IAUIMPLEMENTATION203.3.1DesignTheProgramming....................................................................................................21The22ESCHAPTERUMMARYChapterThedesignHDB3DecoderTESIGNCTPROGRAMMING27DECODERIMULATION27CHAPTER

SUMMARY

28Conclusions30Acknowledgements31References32Appendix1332----第章论数字通信的主要特点：抗干扰力强尤其是数字信号通过继再后可消除噪声积累；数字信号通过错控编码，可提高通信的靠性由于数字通信传输一般采用二进制码，以可用计算机对数字信号行处，实现复杂的远距离大规模自动控制系和自数据处理系统，实现计算为中心的()号、及信号都[1]。数字传输和数字交换技术结合起来组成的对来自不同信源的信号自动地行变换、综合、传输处理、存储和分离，实现各种综合业务；数字信号易于密处理，所以数字通信保密性强。数字通信的缺点是比模拟信号占带宽，然，由于毫米波和光纤通信的出现，带宽已不成问题。目前，信道编码被广泛应用于数字通信，图像处理系统中，成为数据传输中不可缺少的部分码是的改型具有无直流量少低频分量提取位步号并具内的检能力等，成为广应于基带传输统的码型，规定:2Mb/s，8Mb/s和的数接口采用HDB3码因此设一个稳定的HDB3码的编译码器就显得很有价[。场上虽有专用的CD22103A芯，但是芯片只有编译功能，使用时另配位步提取电压极转换电，不利系统的集成在本论中，我用VHDL语言进行了对HDB3码的编码和译。1.1研究目的和意义随着学术不断展数通在日活到可见，在数字通信中解器应更很广器经常用视频议流媒等中，通常主要用广电行业，作前端应。解器在同一装置中由工作于相输方编器解器构成的合。多编解器有损的，目的是为了得到更大的压缩比和更小的文大小。HDB3码因具无直流成分，低频分和连0数最多不超过三个等明显优点，对定时信的回复十分有利，而为普遍使用的基带传输码之一[3]。与其他硬件描述语言相比，具有更强的行描述能力，从而决定了它成为系统设计领域最佳的硬件描述语言。强的行为描述能力是避开具体的----器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。中结合HDB3的编规则出了种使用VHDL语言实现HDB3编码的思路和方法。基带传输码型简介作传输基带信号归起有下求：一希望原信符编制适于输码型第对所码电波形，希它宜在道中输可基带传输码型多本节介绍几种常码型AMI码AMI称传号交替反转码HDB3就是有它改进而成AMI编码则代的仍传而的交的变换为传输码的+1-1+1-1，[1]。进数以电表示，交替地正负极电表示。接收端极规遭到破时判为出现码因AMI码具自错力在常状态同步息数锁环可容地取来但如在据中连出多则同信难提在统同工以部数将丢失故AMI码有以下无直流成分频成很小因而信道不易成信失真编码路简单，便察误状况由于它可以长连串因而利于定时信号提取数字双码在本文中很利用了解决计时遇到的artusII仿真中不能出现-1的这个问题，接下来我将介绍数字双相码。数字双相码的编码规则是：用分别持续半个码元周期的正负电平组合表示信1；用分续半码元期负电平组表示码“0”。要求每要有一平的最大优点是自定时，同时双相码的功能如平，则被为是违码。曼彻特（ManchesterCode）一种双码我们用电平到低电平的转0”，而用平平转边表“位平转换既表示也作定彻斯特这种编曼彻斯是，这种的----码元中的电转换边只作为定时信，而表示数据。数据的表在于一位开始是否电平转换有电转换示无电平转表示差分彻斯特编码在令环网中。由曼彻特和分曼彻斯特码这两种相码每一个码元都要调制两个不同的平，而调制速率是码元速的两。这无疑对信道的带提出更高的要，所实现起来更困难也更贵，由于其良好的抗噪声性和定时能力所以局域网中仍被广泛使。1.2.3NRZ码本文主要讨论的就是怎样将NRZHDB3码下介NRZ码。数字通信的根任是离、准地输字息在字信端备中传输不同的信息速率选择何种线路传输码型对数字线路的传质量、适合性和经济性显得十分重要NRZ码tozero)，即极性不归零码是字基信息常用的码型不零的规律是当1出现时电平翻转当0出“”和“0”别不低电而是平是转换这也叫码，在终调制器的中。编码特点是实现而且NRZ码含分，低容易出；不便接从接收序列中取同步信。基于上缺码适合用进行信传[

。1.3语言简介VHDL定义VHDL（VHSICHardwareDescription）是一个详细且庞大的件描述语言它世纪80年代后期由国防开，并成功应在硬件系统的真验和设计综等域对于实际动的展起到了大促进和推作VHDL语言在硬件设计领域的作用将与C++在软件计领域的作用一样，在大规数字系统设计中，它将逐取代如逻辑状态表和逻辑电路等级别较低的繁琐硬件描述方法成主要硬件述语VHDL和可编程逻辑器件的合作为一种强有的设计方式，将设计者的产品上市带来创记录的速度。----1.3.2功和征VHDL语言是芯片供应商和工具用户的交流媒介。VHDL语言以作为不工具和CAE工具的通信媒介。VHDL语言支持层次设计。VHDL支持灵的设计方法。VHDL支持同步和异步时序模型。VHDL语言支持三种不同的基本描述风格：结构、数据流和行为。1.3.3应优点应用VHDL行工程设计的优点是多方面的。(1)与他的硬件描述语言相比具有更强行描述力从决定了成系设领最佳硬描语。强的为述力避开具体的件构从辑为上述设大模电系的要证(2)VHDL丰富的仿真语句和库函数使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。(3)VHDL语句行描能力和程序结构决定了他具有支持大规模设计的分解和已设计的再利用功能。符市场需的大规模系统高，速的完成须有多人甚至多个开发组共并行作才能现。(4)对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优，并自的把VHDL描述设计转变成门级网表。(5)VHDL对计的描述具有相对独立性，设计者可以不懂硬件的结构，也不管理最终设计实现的目标器件是什么，而进行独立的设[4]。1.4Ⅱ简介QuartuII产生与发artusⅡ件包是MAX+plu的升级版本公的第四代开发软件。它在一个单一、标准的设计环境里提供一整套综合、优化及验证工具，其功能十分强大Qu提供了方便的设计输入方式快速编译和直接易懂的器件编程。能够支持逻辑门数在百万门以上的逻辑器件的开发，并且为第三方工具提供了无缝接口。artuII软MAX+II相比更可，户----界面更加友好，特别是在仿真节点现和引脚分配等方面而且图形激励生成器比第三方的仿真工具更、更有转换设非常单在很短的时间内，就以适到目标器件中。II软件但支MAX和、系列品还支新的MAXII系列以及新的、和II系列的。比MAX+II提供更好的平性能表现。对定的MAX设计，均设计能快，需件资源平均；体化RTLAHDL，还支最新的VHDL和语言标准。II集成开发适合多台作环境，其中括PC机的MicrosoftWindowsXP。它支持多种类的可编逻辑器件的开，同时也提供在可编程系设计的综合性环境恶化基本设计工具另外II成开软第三方软件结果并支持软的工为应的开II集成开发提供多知识产块。知产模（）是一预设好的路功能块，在设计实这些模不可加快计进程，而还可提系性。QuartusII集成开发软的核心是块的编译器译器包括功能块有析/综合Analysis&适配装配、时序析器（TimingAnalyzer）、设计助模块（Assistant）以EDA网表件生器（Writer）。QuartusII集成软允许开过中使QuartusII图形用户界面EDA工具界面和命令行界面用户可以在整个开发过程中使用这些界面的任意一个，也可以在开工程中的不同步骤使用不同界面[5]。1.4.2II功能概论作一种电子设计自（的工II可编辑逻辑器件的集成开发软件支持编辑逻辑件开发的全过程这个过程包括一下步骤：创建工程，工程用来织整个可编辑逻辑器件的开发的过程设计输入用硬件描述语言通过文本辑的方法完电路设计；设计译，把设计输入转换为支持可编程逻辑件编程的文件格式；设计仿真，该步骤用检查设计否满足逻辑要求；器件编，使用可编程逻辑具有所要求的逻辑能。本设计的研究内容----（超高速硬件描述语言）是一标准化的硬件描述语言。采用设计的电路通常可以在单个可编程芯片上实现，并且设计过程与传统方式相比极为方便快捷使用进行电子系统设计可以使用自顶向下的模块化设计方法设计成果标准化可移植性好[6]采用言在artuⅡ仿真软件中实现的编码方法，大大节省了路版图。本设计给出了一种使用可编程逻辑电路实现的编，可广使用于字基带号的传，也可用于数字光端机集电路的接口由于用计电路具有设计周期短易于修改节省费等优点现在已经广大通信设备研究员所用。基于上述情况本文提出了基VHDL的码编译码设计方案基于VHDL言分别计码的编码器模块和译码器模块其中编码器包括插V模块插B模块变最实现编码器和的功能。----第章的编译码的规则码简介数字信的传方式有两：一种基带输，另一是频带输。基带传输统中因为信道往电容或耦合变压器，得基带号中的低频直流分难于通。因此并非有原始基数字信都能信道中传输。了在输信道中得优良传输性，一般将信号换成足于信道传输性的输码又叫线路码，即进行当的码变换。通常，设计字基带信码型时考虑下原则:（）型中低频、高分量尽少；（）型中应包含定信息以便定提取；（）型变换设备要简可靠码型具有定检错能力若传输码型有一定的规律性就可根据这一规律性来检测输质量，以便做到自动检测；编码方案对发送消息类型不应有任何制于所有的二进制信号，这种与信源计特性无关特性称为对源具有透明；低误码增殖误码增殖是指单个数字传输错误在接收端解码时造成错误码元的平均个数增加，从传输质量要求出发，希望它越小越好；高的编码效率。以上几点并不是任何基带传输码型均能完全满足的，常要求满足其中的一部分。本文采用则是的HDB3，以介绍码。HDB3定HDB3（Bipolarorder3code码的全称是三阶高密度双极性码又称四连0取代它是一种AMI码改进型HDB3码保持了AMI码极性反转的特点且减少了“”的长度有利于接收端从带信号中提取定时信息低频成分取同步钟方便有内在检错力等优点是（国际电报电话咨询委员会推荐的使用码型一广泛的应用于数字基带通信[7]。HDB3特----HDB3码以下特基带信号无直流成分，且只有很小的低频成分；连0串符号最多只有个，利于定时信息的提取；不受信源统计特性的影响，对定时信号的恢复十分有利而成为普遍使用的基带传输码之一在AMI码如果连的较长一段序为“0码则接端会因为长时间无交替变化波形的控制失去同步信号，而HDB3码服AMI码的上述点。此，HDB3码还具有谱量要集中在波率下，占用带窄特点2.2码编解码器的国内外发展情1998年在／（分布式排队双总线）城域网中，电接口采用HDB3码。对该0电进了际的设计，并对其的时钟提电进了理论分析实。过测量表，路计是可行。2006年针对复杂大模编程器件特出一新HDB3编译码器的实现法在Quartus2.1开发软件环境下，采硬编语言VHDL，实现了编译码器的设计过仿验证功能符合HDB3编译码的要。年析了HDB3译码器的原提出了一种基于技的HDB3码译码器快实方法。在基上选用Max+plusII平和公司MAX7000器件EPM7096LC68芯片，设计实了一个串行输入、串行输出HDB3译码器。实证明，此法有设计简、速高和实时性强等点。年通对码编解原理分析提了种基于硬件描述语言的实用NRZtoHDB3成编解码器设计。此设计涵盖HDB3码的编码、解码、双通道工作以及建自测功能同时具有Power-on／机制，为基带信号传输提供了实用的解决方案。在实际测试中，本编解码器运行稳定可靠，可作为黑盒嵌入SOC。年已经提出了一适合于在场可编程门阵列FPGA上实现HDB3编译码的硬件实现方案，在FPGA上成了局布线和时仿真最后给出了仿和实验结果结果明该方案切可行编译码器行稳可靠，已用于实项目中年，对现有HDB3(三阶高度双性)编码器中在编复杂、输出延长等缺陷，出了种基于分组码、一极性判和位极性判断的HDB3编码器快速设计法相应提出了基极性别的快译码设计法，避免了译码过程的取节检测。在QuartusⅡ5.1下的仿结果表明，提出的----编译码方法具有消耗资源少、工作度快的优点，与现方法相，码和译码占用逻辑元数分别减少和40%，扇出数分别减少和50.9%.经实际测试，编译码功能正确，可用于实际电路中。2009年提出了一种用现场可程门阵列(FPGA)实现满足E1信号范的HDB3码编码的设计方法，并应用于数字通信系统。结果表明，在2048kb/s钟速率下实际运行其性能指标完全能够满足CCITT议标准建议规了码用于信号规范信是由64kb/s的数基带号时分复用成码速率为2048kb/s的PCM一次群信号我国和欧洲的电信传输网采用信号一次群传输系统。2.3HDB3码的应用HDB3测井电缆遥传统中的应用国外石油勘探领域电缆测井的数据通信通道通常是恺装的七电缆然，受电缆自身性及制造工艺的限制，以及井下温、高压及冲击、振动和下空间狭小等恶环境的影响，长期以来，测井缆数据传输速率低，信号减、失真及干扰较严重，而且数据容量、带宽有限。测井电缆数据传输问题已经成为制现代测井系统发展的瓶颈。因，对数据编码调制方式及合石油测井实际用环境的高速数据通信系统的究，显得很有意义。目，测井电缆遥传统的编码方法是曼彻斯特编码。曼彻斯特的接电简单可靠，但频利用率不高。特殊的井下环境求井下测井仪器的尺寸小、可靠性而且具有速数据传输能。新型三阶高密度双极性(HDB3)的传速率曼彻特码2倍，且错力强误率。于HDB3码的测井电遥系是将编码、解码及其相关的控制逻辑集成于CPLD中，从而减小了传输系的几何尺寸。时域均衡技术把测井电的传输带扩展125kHz左右。所以，这种基于HDB3码的井电遥传统完可以满足数控测井仪的／的本据传输速率求。HDB3码速长距离通信常用的NRZ码不合高长距数通的道传输选了外一编码—码HDB3码是串行数据传的一种重要码方式。和----最常用的相，HDB3具有很多优点，例如：消除了NRZ码的直流成分，具有时钟恢复和更好的抗干扰性能，这使它更适合于长距离信道传输8]。HDB3在基带数据传输中的应用由于码具有良好传输特性因此在各基带输系统中得到了广泛的应用。特别是在PCM系和高数据输系统中应用甚，在较低率的基带数据传输中也使用得较多。根据我计算机资源不够富，且通信事业也不够发达的国情，因而在开展数据通信的建设过程中，然会出现某些终端设备远离主机的情况所以总是希望传输设备能具有较大的传输距离[7]。2.4HDB3码的编码规则从消息代码到码的编码规则是：将消息代码变换成。检查AMI中的当无个或个以上的连0串时，则保持AMI的形式不变当代码序列中出现4或个以上连0码时则将连0段4“0分，“0000”为节，并使第个“0变“1码用脉冲表示，且V脉冲的极性与前一个“脉冲的极性相同，称V为破坏码，“000V为破坏。（）所得序列中个邻破坏码V之1脉冲的数为偶数，则还将第二个破坏节的第一“0码变为“1码，用脉冲表示。这时坏节就变为“B00V形式。B脉冲的极与其前一个“1脉冲的极性相反，而与其后的脉冲极性相同9]。2.5码的译码则HDB3码的译码是编码的逆过程，其译码相对于编码来说简单些。从其编码原理可知，每一个破坏符号V总是与前一非符号同极性（包括B内）。这就是说，在接收端译码时，由两个相邻的同极性码，找到破坏脉冲V，极性码中后面那个码就是V码由V向前的第三个码如果不是0码表明它是B码把V码和码去掉后留的都是信码，行全波流，将所有的“-1变“+1后得到原消息代。----2.6本章小结本章主要绍HDB3的定义，特点和它在现实生活中的应用码编译码器的国内外发展情况。外还介绍了编码规则和译码规则，从大体介绍了这篇论文的设计----第章码编的建实前成AMI插V插B的大结得信理序下插V插B最输入插V目。VB为V号，二进的HDB3图3-1。入”

HDB3码流单双极性变图及型个码含3功插插B各之采同时作，且有个步零)。面细各个。3.1插V块建模与现设计思图候四0成符号V(V辑高)消码样后插V1标1用0用设一代，据计想输代与入V关表3-2表入V其规:码用或是还现4果有，第四代替其它00代。----码

0

0

0

0

1

0

0

0

0

1

1

0

0

0

0

1

1

01

00

00

00

11

01

00

00

00

11

01

01

00

00

00

图入型Cou

Count0“01““

：连“”个计数”识位为“1””识位为“V””识位为“”=0Y

NNcount0=3

codeoutv=“01”Y

“”=“11”

CouCountntCountend图插V图程序设插V如：，----count0<=0;codeiniscount0<=0;hen'0'=>count0<=0;henothers=>录程计个器插V号标虑时为3出入小于3进程process中，通过条件控(case插V能这语((if控的。3.1.3真结果----图插V形图clk赋。是输为，将个成其他。其，利用个。图出是是。clr

[1..0]图插V型

图插V的rtl路3.2插模的模实----3.2.1计思路编来这的之何否插为及法，间过4电的插功能插B保插的转直邻V间非，个变非符B。插B功用4寄器前和1器算1每输判如入1加1入0不入V时如果是则输出B位[图如3-8示。V替用取采双地了V和差别这计代插及的见图3-7代码V

1

0

0

0

0

1

0

0

000

0

1

1

0

0

0

011

101

101

01

00

00

00

11

01

00

00

00

11

01

01

10

00

00

110101图入VB型--Codeou=

startFirstv=00”

--:记”的个（）个V码nt1:01”的（奇）”：标符B”=11YCount1=1Count1=nt1Firstv=0

NCou

YS1(4)=1S0(4)=0

nt1=0Codeoutb=s1(4)&s0(4)图插B图

3.2.2序设计插B进如：if(rising_edge(clkb))then="11")thenif(firstv=0)then<=1;s1(4)<=s1(3);s0(4)<=s0(3);----s1(4)<=s1(3);s0(4)<=s0(3);elsif(codeount1<=count1+1;s1(4)<=s1(3);s1(4)<=s1(3);s0(4)<=s0(3);nt1<=count1;add_b;录处元(插过入个移寄里插决码元寄里定是成原输，component的D实时用为使序清，了元例语instantiation)-dffxportmap()信的就入连系设的计相相，件是VHDL体计插首要是VV用11替1用取，了V和别。----3.2.3真结果图插图图，，clk其形可看出邻间偶数个非否插的。[1..0]clk

codeoutb[1..0]

图插型

+

=

=图插的rtl路3.3极性变双性的建模与现----3.3.1计思路据HDB3知道V的成足V极与面非0极一将用相，，，以过下程可很易。下所为现性换功B极非V极号一非将V单(面知V经由很与他代区)，余下的和体行负，样完了[。分到与在仿无识的真只和此这采用了相码来别表示，即序中定义，里双码分标识-、，最后四关就换，图Codeou”Codeou

Codeou”Flag1b=1

Codeou””

Codeou

CodeouCodeou

CodeouCodeouEnd

”：标识符记之的奇偶性----图图3.3.2程计：if((codeouflag1b<=0;flag1b<=1;elsif(codeoutb="11")then录器flaglb来邻V之的路HDB3形电有个一正传交替替，出。3.3.3真波形----图图图clk非成的其-用，用，表功将极的型双的。

codeout[1..0]图型

=

SEL

PRE

PRE

=

ENA

ENACLRCLR

PRE

=

ENACLR图的路3.4编器仿真据图3-16----代码输

000

000

000

011

101

000

000

0

001

111

101

010

000

000

0

1

1出3

0

0

0

3

1

0

0

0

1

3

1

3

0

0

3图系由有0义0和0011果观，就别以13替，-1。图形图在仿中clkCodeou插V后的波形t的码插在对位器S1后出位的B换从所有4钟。

图型--++--

+

=

=

==

=

=

图的rtl路3.5本章小结了HDB3于VHDL采块于HDB3码点，加变性换块进程于EDA作进[13]。----第章译器设设计思双极变电有个负流路成电提取正电平码部分；负流路提电平部分V码检路包括V码测V码测部分。根据编码则脉冲必然是同极性脉冲无V脉冲时号脉冲”和-”交替出现当续出现两个”或-1”时若无误码则后一一定是V脉冲。扣V扣B电路V脉冲和步时钟控制下完成扣V扣[13]。这样麻一些。经过分析后，我发现译输几情况一一列出，并讨论每种情该要输入的码元分成两路，因为输据是双码，利用组寄存器分别来存储数据这样更方便[14]，容实。计程如：开始

V0001

Y

Y-B00-1HL】结束图4-1译码设计程--

--程序设计译码的一情况下：ifdata0='1'anddata1='0'andreg0(41)="0001"andnto1)="0000"具体程序见附录用两组各五个寄存器来对是否有V号进行判断，例如，当两组寄存的前四位都为0001而新输入的两个数据为11，则可看出这位新输入的数据与存器中即四位前数据是同号的，此则说明这位新输入的数据是V符，那么就果断将新输入的数据同前面三位都还原成0而四位前的数据反映了原信息。4.3译码器的仿真译码器模块时序仿真波形下图所示：图4-2译器图形如4-2，在真中，clock上升沿有效，由于利用了两组五个寄器，所以导致输出与入相差五个脉冲延迟。当正负轨的HDB3数据输入，检查果一路的数是“0001”二路数是0000”一组输入是01”则出数，路数为“，的数“00000如果一路数0001二的数是“0001”且组输入“输出数据时，一路的数变为，二路的数据为“00000”；果一路的据是“001，二路的数据是“001”，且下一组入“11”时，输数据一的为0000，二路数“0000”；如果一数“001的数据是”，且下组输01路的数“0000，二路的“0000”。并码流，则直接合并。成功地实现将HDB3码转换成消代码。----hdb3_decode

图4-3译码器符号

=

=

====

图4-4译器的rtl电路本章小结本章要完了码码器的建模、编和真。译的设计根码的特点，首先检测出极性破坏点，即找出连零码中添加V码的置其中分为V和-V的检测两的码最后掉4连零中添的码以将其还原成单极性不归零码。由HDB3码编规则知，“0000”都被”或“000-”或“+100+1“-1”取代，所，只能----检测出”--1”“+100+1--1”它们分改为10000、“10000、“0000”、”就可以了。----结

论本设计要完了基于VHDL的HDB3码的编码器和译码器的模块设计、编译和仿真，并证明该设计能正常工作，实现预期效果。编码器要设计了三个模：V模、插B模、双极性变换。其中在V模中我采用了计数器来实现对四个“0”的控制，最后完成插V。在插B模块中，采用了四个寄存器来判断是1还是V和一个计数器来计算1的奇偶，不破坏极性的替反转的情况实现插B符号。单双性变模块中将1”和B看成一个整体且是正负交替的并采用计器来计两个V之间“1”的个数判断正负极性。译码器和编码器相比要简单得多，经过对比之后，本设计选择了一个相对简单的设计方法。通过分析译码的过程，找出译码输入的几种形式，利用两个五位寄存器来对是否有插V符号进行断。然后去掉连0”中码。再经双极性变换成单极性，HDB3码还原成单极性不归零码。由于QuⅡ仿真中能出“1”，所以在整个设计中采用了双相码，“11代替“-”，“01代“+1”，代替“0”。这样很好的解决了这个问题。虽然设计的各个模块完成了其逻辑功能，但是整个设计还存在许多可改进之处：首先，由于条件有限，本设计只进行了软件功能仿真，虽然实现了预想的功能，但是不能保证下载到硬件中仍能成功。其次需要提高VHDL语言代码的效率力求用最简洁的描述方式描述模块的结构和功能，以获得最优化硬件电路结构。----致

谢在这次毕业设计中我的导师倾了大的心血，从选题到开报告从写作题纲，到一遍又一遍地指出稿中具体问题，严格把关循此感谢我的导师给我提供了这么面的助，不仅经常帮助我析问，解决困扰，并且给予我悉心的关怀。师一丝不苟的风，严谨求实态度踏踏实实的精让我深启发。在她带领下，同学们都对专业有好掌握科研能力有很大的提高。在此我还要感谢和我一起的室们与她们的交流也使我受益颇多。家一起学一起进正是由她们的帮和支持，我能克个一个的困难和疑直至论顺利完成。是她们教要坚强，要勇敢。这段时间内，我除基本学会编译码基本原理及仿真外，更重要的是学到了兢兢业的精，种精是我后人前进路上的一种力量。立志走出校门后一定要为社