北工大复试笔试晶体管的课件_第1页
北工大复试笔试晶体管的课件_第2页
北工大复试笔试晶体管的课件_第3页
北工大复试笔试晶体管的课件_第4页
北工大复试笔试晶体管的课件_第5页
已阅读5页,还剩18页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

--------------------------SGD--------------------------xyzLWN+N+P衬底tOXVDVG1.共源极输出特性曲线图4-18增强型PMOST的共源极输出特性

加在栅源之间的电压为阶梯波,VT<0,V1<0,按照漏极电流随漏源电压变化的规律,可以将它分成四个区域:①非饱和区:VGS=常数条件下,从VDS=0开始,|ID|随|VDS|线性增加,|VDS|增大到一定数值以上时,|ID|上升速率逐渐变小。②饱和区:饱和指漏极电流不随漏源电压变化,但是实际器件的饱和都是不完全的,随|VDS|增加,|ID|略有上升,如图4-18所示。1.共源极输出特性曲线图4-18增强型PMOST的共源极输出特性③击穿区:这是指|ID|急剧增加的区域。④亚阈值和截止区:亚阈值区是指|VGS|<|VT|,表面弱反型导电的区域,一般亚阈值电流都很小,所以在输出特性上难以将亚阈值区和截止区区分开。有关MOSFET直流特性,主要围绕输出特性进行,其中包括:i)非饱和区的电流-电压方程;ii)不完全饱和特性的产生机构;iii)漏源击穿特性;iV)亚阈值导电机理及特性描述。

线性区:VDS

很小时,沟道近似为一个阻值与

VDS无关的

固定电阻,这时

ID

VDS

成线性关系,如图中的

OA

段所示。输出特性曲线:VGS>VT且恒定时

VDS~ID

曲线。可分为以下

4

段:MOSFET

的输出特性MOSFET

的输出特性②过渡区:

随着

VDS增大,漏附近的沟道变薄,沟道电阻增大,曲线逐渐下弯。当

VDS

增大到

VDsat(饱和漏源电压)

时,漏端处的可动电子消失,这称为沟道被

夹断,如图中的

AB

段所示。线性区与过渡区统称为

非饱和区,有时也统称为

线性区。④击穿区当

VDS继续增大到

BVDS

时,漏结发生雪崩击穿,或者漏源间发生穿通,ID急剧增大,如图中的

CD

段所示。

饱和区当

VDS>VDsat后,沟道夹断点左移,漏附近只剩下耗尽区。这时

ID

几乎与

VDS无关而保持常数

IDsat,曲线为水平直线,如图中的

BC

段所示。实际

ID

VDS

的增大略有增大,曲线略向上翘。④击穿区当

VDS继续增大到

BVDS

时,漏结发生雪崩击穿,或者漏源间发生穿通,ID急剧增大,如图中的

CD

段所示。沟道夹断区也是一种耗尽层,其中存在较高的电场,只要有载流子漂移到夹断区的边缘,很快就会被扫向漏极、并输出电流。因此,沟道的夹断不但不阻挡导电,相反的,而是能够更好地导电;只有当栅极电压使得沟道从头到尾都被夹断-整个沟道消失以后,器件才不能导电,即进入截止状态。4

种类型

MOSFET

的特性曲线小结2.非饱和区电流-电压方程①萨之唐(ChihTangSah)方程

推导萨方程的基本假定包括以下几方面:衬底均匀掺杂。长沟进器件,沟道两端的边缘效应以及其它短沟道效应不起作用;沟道宽度远大于沟道长度,与沟道电流垂直方向上的两侧边缘效应也不予考虑。反型层内载流子迁移率等于常数。二氧化硅层电荷面密度QOX等于常数。忽略漏区、源区体电阻及电极接触电阻上的电压降。忽略源、漏pn结及场感应结的反偏漏电流。强反型近似条件成立。沟道导通对漂移电流通大于扩散电流。缓变沟道近似(GCA--GradualChannelApproximation)条件成立,即与Si/SiO2界面垂直方向电场强度的数值|Ex|远大于沟道电流流动方向上的电场强度数值|Ey|。一般d|Ex|/dx>>d|Ey|/dyX)忽略表面耗尽区电荷面密度沿沟道电流流动方向的变化。图4-19推导萨之唐方程的坐标系统(4-60)这就是著名的萨之唐方程。通常将β命名为增益因子。VDS<<VGS--VT时(即在线性区--linearregion)(4-62)由此推出导通电阻:Wn(x)它与tox也有关系VDS=VDsat=VGS-VT时,沟道漏端Qn(L)=-Cox[VGS-VT-V(L)]=0,沟道漏端夹断,进入饱和区(SaturationRegion)。VDS超过VDsat以后,沟道夹断点的电势始终都等于VGS-VT。超过VDsat的那部分外加电压,即VDs-VDsat,降落在夹断区上。当(VDS-VDsat)增大时,夹断区长度ΔL扩大,有效沟道长度L’缩短。对于长沟道MOST,始终是ΔL<<L,那么在VDS>VDsat情形下,未夹断区的纵向及横向的电场和电荷分布基本上与VDS=VDsat时相同,从夹断点到沟道源端之间的电阻因而也保持不变。考虑到VDS>VDast时未夹断区压降始终等于VGS-VT,所以漏极电流恒定不变,这就是电流饱和。图4-21沟道漏端夹断的nMOST

VDsat通常被称为饱和漏源电压,VDS<VDsat为非饱和区,VDS>VDSat为饱和区。饱和漏源电压下的漏极电流称为饱和漏源电流,一般用IDSat表示。3.饱和区特性

将VDsat=VGS-VT代入萨方程可得IDsat=(β/2)(VGS-VT)2(平方律模型)(4-67)

由此可知(IDsat)1/2正比于(VGS-VT),通常利用这一关系,以测量转移特性的方法确定VT,在图4-22所示曲线上,直线部分外推到横轴即可得出VT。图4-22(IDsat)1/2随VGS的变化关系

一般遇到的实际应用的MOST,在饱和区工作时漏极电流都是不完全饱和的(ID随VDS增加而缓慢上升,不是恒定不变)。常用沟道长度调制效应和漏沟静电反馈效应解释MOSFET中的不完全饱和现象。下面分别解释这两种效应。①沟道长度调制(modulation)效应(对中等、高掺杂衬底)

当VDS上升到超过VDsat时,沟道漏端夹断。未夹断区即有效沟道长度L’上的电压降保持等于VGS-VT不变,并且Qn(L’)=0。可以设想将有效沟道长度缩短了的未夹断区看作另一个工作在临界饱和态的MOST,通过的电流即饱和漏电流,为区别于真实器件的IDsat,用I’Dsat表示。I’Dsat可表示为(4-80)夹断区的长度随VDS增加而加大,因此I’Dsat亦随VDS的增加而上升,这就是不完全饱和。在SPICE程序的MOSFET模型中,引入λ来描述沟道长度调制效应,λ称为沟道长度调制系数,按下式定义:λ=(ΔL/L)/VDS

(4-82)(4-83)②漏沟静电反馈效应(对衬底低掺杂,沟道又比较短的情况下)图4-26漏沟静电反馈漏沟静电反馈效应是指衬底低掺杂,沟道又比较短的情况下,漏衬pn结耗尽区宽度以及表面耗尽区厚度与几何沟道长度可比拟时(如图4-26),漏区和沟道之间将出现明显的静电偶合,漏区发出的场强线中的一部份通过耗尽区中止于沟道,VGS=常数,增加VDS时,已耗尽区域电场强度增加,致使反型层内电子数量增加,以屏蔽增强了的电场,换句话说,外加ΔVDS将在漏PN结耗尽区靠漏区边界附近及沟道分别感应出正负电荷,沟道中电子数量增加导致电阻减小,因而电流随之增大。沟道导电能力不仅受VG控制,也随漏区和沟道之间VDS变化而改变,漏起了“第二栅极”作用。4、击穿特性①漏源击穿电压BVDS按照击穿特性的形状及产生机构漏源击穿电压分为以下四种。1)栅调制击穿MOSFET的漏PN结的转角区表面覆盖着栅氧化层及栅电极。电压VDG=VDS-VGS加在漏区与栅金属电极之间,在SiO2层中建立的电场如图4-28所示,由此造成转角区场强线分布“畸变”。场强的数值不仅依赖于漏pn结上的外加电压,而且同VDG有关。衬底掺杂浓度不过高情况下,tox一般远小于漏耗尽区的扩展宽度,转角区的电场比体内强得多,雪崩击穿首先在这里发生。图4-28漏pn结转角区电场分布|VDG|增大时SiO2层中电场增强,不需要太高的|VDS|,转角区场强即可达到雪崩击穿临界场强而击穿2)沟道雪崩倍增击穿4、击穿特性①漏源击穿电压BVDS(续)图4-29nMOSFET击穿特性

图4-29为nMOST的漏源击穿特性,在VGS>VT的导通区,BVDS随VGS增加而下降,并且呈现软击穿。分析表明.导通状态漏源击穿的机构是沟道载流子雪崩倍增。从沟道进入夹断区的载流子大部分在距表面0.2~0.4um的次表面流动,漏衬pn结的冶金结附近电场最高,达到和超过雪崩击穿临界电场强度时,击穿就发生了。因为电子的电离率随场强增加而很快上升,空穴的电离率差不多比电子的低一个数量级,所以沟道雪崩倍增击穿只出现在短沟nMOST中,不出现在pMOST中。3)寄生NPN晶体管击穿这种击穿发生在高衬底电阻率的短沟道nMOST中,输出特性曲线如图4-30所示,BVDS为漏源击穿电压,BV’DS称作维持电压。它的主要特征是:呈现负阻。图4-30寄生NpN晶体管击穿特性图4-31雪崩倍增电流及衬底电阻击穿区的负阻特性来源于寄生NPN晶体管的共发射极击穿。NPN晶体管由nMOST的源区、材衬和漏区组成,源区就是发射区,衬底为基区,漏区为集电区。引发击穿的初始原因是沟道夹断区强场下的载流子倍增和转角区载流子倍增;前者发生在次表面,后者则出现于紧靠Si/SiO2界面处。倍增产生的电子流向漏区,空穴流入衬底(如图4-31所示),衬底电流用下式表示Isub=ID-IS=(M*-1)IS+MID0

(4-89)式中Is代表源极电流,ID0代表漏Pn结反向饱和电流,M*为沟道倍增系数,M为转角区倍增系数。Isub流经衬底体电阻Rsub时产生的电压降经衬底极加到源极上,假定VBS=0,这一电压降使源pn结正偏,也就是使寄生NPN晶体管发射结正偏。与此同时漏pn结,也就是NPN晶体管的集电结本已出现载流子倍增。于是正向有源工作的NPN晶体管就进入“倍增-放大”的往复循环过程,从而导致电压下降电流上升。因此,从外部引出端测量出来的BVDS实际上是寄生NPN晶体管的BVCEO。

从MOS本身分析:倍增使ID迅速增加,漏结等效电阻随ID的增加而下降,使维持大电流的漏极耐压减小而出现负阻特性。4)漏源穿通②栅源击穿电压BVGS

衬底电阻率比较高的短沟MOST的VDS上升到足够高时,漏结耗尽区延伸到与源结耗尽区连通,这种现象称为漏源穿通。MOSFET的栅源击穿,实质上是二化硅层的破坏性介电击穿,一但击穿栅电极即与衬底短路,器件永久失效。tox=100~200nm时BVGS=EBtox

(4-90)EB代表二氧化硅击穿的临界场强,一般情况下EB=5×106~1×107v/cm。t0X<80nm时EB∝tox-0.21

(4-91)

实际多是静电导致栅源击穿BVGS电场εG=QI/toxCox,由于tox小,静电QI导致εG很大而击穿。Vbi为pn结内建电势。5.亚阈值(Subthreshold)特性MOSFET的ID并不在VG=VT时突然截止,VG<VT时仍有微小电流从漏极流向源极,这个电流被称为亚阈值电流或次开启电流,通常用IDsub表示。按表面势划分,0(ψF)<Vs<2ψF为亚阈值范围,它的下限相当于平带,表面电子密度等于衬底内部少子平衡态密度(本征浓度),上限为弱反型到强反型的过渡点。按栅源电压,VFB<VGS<VT是亚阈值范围。IDsub的数值虽然比较小,但是由于它在一定的VGS变化范围内起作用,所以对电路的工作具有不可忽视的影响。开关电路关态噪声容限、动态电路结点电平的保持、电路的功耗,信号失真以及噪声等都与它有关。需要搞清楚IDsub随外加VGS及VDS的变化规律。强反型沟道电子的主要运动方式是漂移,沟道电流的主要成份是漂移流。而在亚阈值区,漏极电流仍然是电子电流,漂移流很小,但各点之间却存在很大的浓度梯度,因此沟道电子的主要运动方式是扩散,亚阈值电流的主要成份是扩散流。图4-35亚阈值导电时的表面区能带图

亚阈值电流密度应表示为JC=qDndn/dy(4-92)

沟道总电流即亚阈值电流

假定漏源间外加电压为VDS,VC代表沟道中任一点以源端为参考点的电势,ψ代表Si/SiO2界面以下半导体中任一点以衬底极为参考点的电势,参考图4-

35上的能带图,可将半导体中电子密度表示为(4-94)(4-95)

式中y=0处VC=0和y=L处VC=VDS,求出n(0)及n(L),然后代入(4-94)式,最终得出的亚阈值电流表达式为(4-124)n=1十CD/CoxCD为表面耗尽层电容

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论