数字集成电路课件

数字集成电路课件演示文稿当前1页，总共51页。优选数字集成电路课件当前2页，总共51页。7.1基本概念传输管任务：当门处于导通状态时，将一个输入信号保持不变地传递到输出节点当门关闭时，输出进入高阻态并保持其先前的值端口：一个输入，一个输出，用来控制器件是否开启的第三个端口当前3页，总共51页。NMOS和PMOS传输管结构当前4页，总共51页。NMOS和PMOS传输管结构（续）当前5页，总共51页。NMOS传输门的结构当前6页，总共51页。NMOS传输门的结构（续）当前7页，总共51页。PMOS传输门的结构当前8页，总共51页。时钟馈通当前9页，总共51页。电容馈通的动态电路效应当前10页，总共51页。动态电荷共享当前11页，总共51页。电荷共享的例子例：计算下图中，下列情况下由于电荷共享效应导致V1和V2的最终电压值，采用0.13µm工艺参数。C1=100fF，C2=20fF，V1=0，V2=1.2VC1=20fF，C2=20fF，V1=0，V2=1.2VC1=20fF，C2=100fF，V1=0，V2=1.2V当前12页，总共51页。电荷丢失的途径电荷丢失的四种途径：电荷共享电荷泄漏源/漏极结的反偏泄漏电流（电流较小，取决于结面积）亚阈值电流电容性耦合引起的噪声注入α粒子撞击当前13页，总共51页。7.2CMOS传输门逻辑当前14页，总共51页。对低电平和高电平信号的传输当前15页，总共51页。使用CMOS传输门的多路器当前16页，总共51页。用CMOS传输门实现异或门和同或门当前17页，总共51页。两级和单级的多路器当前18页，总共51页。多路器形式逻辑的错误情况当前19页，总共51页。多路器形式逻辑的错误情况（续）当前20页，总共51页。使用CMOS传输门实现或功能和与功能当前21页，总共51页。用传输门实现功能当前22页，总共51页。用传输门实现功能（续）当前23页，总共51页。传输门和标准门的组合当前24页，总共51页。CMOS传输门的RC模型当前25页，总共51页。上升和下降情况下NMOS和PMOS的导通电阻当前26页，总共51页。传输门的导通电阻传输VDD时，传输门单位尺寸的NMOS和PMOS并联的等效电阻：传输0V时，传输门单位尺寸的NMOS和PMOS并联的等效电阻：传输门的导通电阻：当前27页，总共51页。关断和导通状态下的传输门电容当前28页，总共51页。有驱动和负载的传输门当前29页，总共51页。传输门构成的多路器1的路径延迟当前30页，总共51页。传输门构成的多路器2的路径延迟当前31页，总共51页。传输门的逻辑强度计算当前32页，总共51页。3X传输门的逻辑强度计算当前33页，总共51页。驱动CMOSTG的与非门的逻辑强度当前34页，总共51页。7.3动态D锁存器和D触发器简单D锁存器的演进当前35页，总共51页。使用传输门实现的CMOSD锁存器当前36页，总共51页。实现D锁存器的CMOS典型电路当前37页，总共51页。正沿触发的D型触发器当前38页，总共51页。7.4多米诺逻辑从静态门到动态门的演化当前39页，总共51页。动态门的实现例：用动态逻辑实现一个3输入或非门，并解释它是如何工作的。调整晶体管尺寸使其与传统的CMOS反相器具有相同的延迟（PMOS8λ:2λ，NMOS4λ:2λ）。当前40页，总共51页。动态门的一般结构当前41页，总共51页。动态门之间的连接当前42页，总共51页。动态门之间的连接当前43页，总共51页。多米诺门的级联当前44页，总共51页。用多米诺逻辑实现加法器功能例：在多米诺逻辑中实现功能。假设可以作为门的稳定输入。当前45页，总共51页。静态门和动态门逻辑强度的比较当前46页，总共51页。多米诺逻辑的局限性多米诺逻辑的主要问题：由于电容上电荷的丢失而可能使逻辑发生混乱

当前47页，总共51页。多米诺逻辑中