FPGA结构与应用第2次课件

EDA技术实用教程第3章

FPGA／CPLD结构与应用

FPGA-FieldProgrammableGateArray

CPLD-ComplexProgrammableLogicDevice

3.1概述图3-1基本PLD器件的原理结构图3.1.2可编程逻辑器件的分类图3-2按集成度(PLD)分类3.2简单PLD原理3.2.1电路符号表示图3-3常用逻辑门符号与现有国标符号的对照3.2.1电路符号表示图3-4PLD的互补缓冲器图3-5PLD的互补输入图3-6PLD中与阵列表示图3-7PLD中或阵列的表示图3-8阵列线连接表示

3.2.3PLA图3-13PLA逻辑阵列示意图3.2.3PLA图3-14PLA与PROM的比较3.2.4PAL图3-15PAL结构：图3-16PAL的常用表示：GAL：

GeneralArrayLogicDevice最多有8个或项，每个或项最多有32个与项EPLDErasableProgrammableLogicDevice乘积项逻辑3.2.5GAL逻辑宏单元输入/输出口输入口时钟信号输入三态控制可编程与阵列固定或阵列GAL16V8CPLD/FPGA的区别CPLDEPROMEEROMFLASHFPGA反熔丝（Actel）RAM（Xillinx）编程工艺CPLD/FPGA的区别CPLD基于乘积项技术，Flash（类似EEPROM工艺）工艺MAX系列（乘积项技术，EEPROM工艺）,FLEX系列（查找表技术，SRAM工艺）FPGA基于查找表技术，SRAM工艺，要外挂配置用的EEPROM很多人把Altera的FELX系列产品也叫做FPGA不同厂家的叫法不尽相同XilinxAlteraCPLD/FPGA的区别CPLDFPGACPLD/FPGA的区别CPLDFPGA信息固定可实时重构触发器数少多单元功能强弱速度高低Pin-Pin延迟确定，可预测不确定，不可预测功耗高低加密性能可加密不可加密适用场合逻辑型系统数据型系统MAX7000SFamilyFeatureUsableGatesMacrocellsMax.UserI/OPinstPD(ns)fCNT(MHz)EPM7256S3,2001601046.0149.3EPM7160S3,7501921247.5125.0EPM7032S60032365.0175.4EPM7064S1,25064685.0175.4EPM7128S2,5001281006.0147.1EPM7192S5,0002561647.5128.2DevicePartNumbersEPM7128STC100-7EPM

=

FamilySignature(Erasable

ProgrammableMAX

device)7128S

=Devicetype(128=numberofmacrocells)T

=

Packagetype(L=PLCC,T=TQFP...)C =

Operatingtemperature(Commercial,Industrial)100 =

Pincount(numberofpinsonthepackage)-7 =

SpeedGradeinnsecSuffixmayfollowspeedgrade(forspecialdevicefeatures)MAX7000S/AE/BMacrocellGlobalClockGlobalClear36

ProgrammableInterconnectSignals16

ExpanderProductTermstoI/OControlBlock7000hastwoGlobalClockProduct-TermSelectMatrixVCCDENAPRnCLRnQClearSelectClock/EnableSelectRegisterBypassSharedLogicExpandersParallelLogicExpanders(fromotherMCs)toPIAProgrammableRegister253.4FPGA结构与工作原理3.4.1查找表图3-33FPGA查找表单元内部结构图3-32FPGA查找表单元：FLEX8000AFamilyTypicalGatesFeaturesRegistersMax.User

I/O10,000EPF10K10EPF10K10A72013420,000EFP10K201,34418930,000EFP10K30EPF10K30A1,96824640,000EFP10K402,57618950,000EFP10K50EPF10K50V3,18431070,000EFP10K704,096358100,000EFP10K100EPF10K100A5,392406130,000EPF10K130V7,120470250,000EPF10K250ALogicElements5761,1521,7282,3042,8803,7444,9926,65612,160RAMBits6.14412,28812,28816,38420,48018,43224,57632,76840,96012,624470Flex10KDeviceIOEIOE18IOEIOE18IOEIOE18IOEIOE18IOEIOEIOEIOEIOEIOEIOEIOELABIOEIOEIOEIOEIOEIOEIOEIOELogicElementEABEABLogicArrayLogicArrayEmbeddedArrayFLEXBlockDiagramLE1LE2LE3LE4LE5LE6LE7LE82816644444444482422/26LABlocalInterconnect(30/34channels)LABControlSignalsCarry-In&Cascade-InCarry-Out&Cascade-OutColumn-to-RowInterconnectColumnFastTrackInterconnectRowFastTrackInterconnect841624DedicatedInputs&GlobalSignalsFLEXLogicArrayBlock(LAB)32嵌入式阵列块EAB是在输入、输出口上带有寄存器的RAM块，是由一系列的嵌入式RAM单元构成。图3-40用EAB构成不同结构的RAM和ROM输出时钟DRAM/ROM256x8512x41024x22048x1DDD写脉冲电路输出宽度8,4,2,1

数据宽度8,4,2,1地址宽度8,9,10,11写使能输入时钟EAB可以用来实现乘法器

VS非流水线结构,使用35个LE,速度为34MHz

流水线结构速度为100MHz,EAB8890MHz用EAB实现的流水线乘法器操作速度可达90MHz!实例:4x4乘法器+(6LE)+(6LE)+(7LE)8LELELELELELELELELELELELELELELELE3.6FPGA/CPLD产品概述3.6.1Lattice公司CPLD器件系列1.ispLSI器件系列ispLSI1000E系列ispLSI2000E/2000VL/200VE系列ispLSI5000V系列ispLSI8000/8000V系列2.

ispLSI器件的结构与特点:采用UltraMOS工艺。系统可编程功能。边界扫描测试功能。加密功能。短路保护功能。3.6.2Xilinx公司的FPGA和CPLD器件系列1.VirtexE系列FPGA2.SpartanⅡ器件系列3.XC9500系列CPLD4.XilinxFPGA配置器件SPROM5.Xilinx的IP核3.6.3Altera公司FPGA和CPLD器件系列1.Stratix系列FPGA2.APEX系列FPGA3.ACEX系列FPGA4.FLEX系列FPGA5.MAX系列CPLD6.Altera宏功能块及IP核3.6.4Altera公司的FPGA配置方式与器件系列表3-2AlteraFPGA常用配置器件3.7CPLD和FPGA的编程与配置图3-4610芯下载口表3-3图3-46接口各引脚信号名称3.7.1CPLD的ISP方式编程图3-47CPLD编程下载连接图TCK、TDO、TMS、TDI为CPLD的JTAG口对CPLD编程此接口既可作编