ADC0804的引脚图如下图3_第1页
ADC0804的引脚图如下图3_第2页
ADC0804的引脚图如下图3_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

本文格式为Word版，下载可任意编辑——ADC0804的引脚图如下图3ADC0804的引脚图如下图

引脚及功能特性如下：

CS、RD、WR（引脚1、2、3）：是数字控制输入端，满足标准TTL规律电平。其中CS和WR用来控制A/D转换的启动信号。CS、RD用来读A/D转换的结果，当它们同时为低电平日，输出数据锁存器DB0~DB7各端上出现8位并行二进制数码。

LKI（引脚4）和CLKR（引脚19）：ADC0801~0805片内有时钟电路，只要在外部“CLKI〞和“CLKR〞两端外接一对电阻电容即可产生A/D转换所要求的时钟，其振荡频率为fCLK≈1/1.1RC。其典型应用参数为：R=10KΩ，C=150PF，fCLK≈640KHZ，转换速度为100μｓ。若采用外部时钟，则外部fCLK可从CLKI端送入，此时不接R、C。

允许的时钟频率范围为100KHZ～1460KHZ。

INTR（引脚5）：INTR是转换终止信号输出端，输出跳转为低电平表示本次转换已经完成，可作为微处理器的中断或查询信号。假使将CS和WR端与INTR端相连，则ADC0804就处于自动循环转换状态。CS＝0时，允许进行A/D转换。

WR由低跳高时A/D转换开始，8位逐次比较需8×8=64个时钟周期，再加上控制规律操作，一次转换需要66～73个时钟周期。在典型应用fCLK＝640KHZ时，转换时间约为103μｓ～114μｓ。当fCLK超过640KHZ，转换精度下降，超过极限值1460KHZ时便不能正常工作。

VIN（＋）（引脚）和VIN（－）（引脚7）：被转换的电压信号从VIN（＋）和VIN（－）输入，允许此信号是差动的或不共地的电压信号。假使输入电压VＩＮ的变化范围从0V到Vmax，则芯片的VIN（－）端接地，输入电压加到VIN（＋）引脚。由于该芯片允许差动输入，在共模输入电压允的状况下，输入电压范围可以从非零伏开始，即Vmin至Vmas。此时芯片的VIN（－）端应当接入等于Vmin的恒值电码坟上，而输入电压VIN依旧加到VIN（＋）引脚上。

AGND（引脚8）和DGND（引脚10）：A/D转换器一般都有这两个引脚。模拟地AGND和数字地DGND分别设置引入端，使数字电路的地电流不影响模拟信号回路，以防止寄生耦合造成的干扰。

VREF／2（引脚9）：参考电压VREF/2可以由外部电路供给，从“VREF/2〞端直接送入，VREF/2端电压值应是输入电压范围的二分之一。

人人文库> 全部分类> 教育资料 > 中学教育

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论