数字电子技术基础

数字电子技术基础第1页/共592页第一章数字逻辑基础§1-1数制与编码§1-2

逻辑代数基础§1-3

逻辑函数的标准形式§1-4

逻辑函数的化简小结第2页/共592页§1-1数制与编码

进位计数制数制转换数值数据的表示常用的编码第3页/共592页§1-2逻辑代数基础逻辑变量及基本逻辑运算逻辑函数及其表示方法

逻辑代数的运算公式和规则第4页/共592页§1-3逻辑函数的标准形式函数表达式的常用形式逻辑函数的标准形式第5页/共592页§1-4逻辑函数的简化代数法化简函数图解法化简函数

逻辑函数简化中的几个实际问题第6页/共592页进位计数制1、十进制=3

102

+

3101+

3100+310-1

+310-2权权权权权特点：1)基数10，逢十进一，即9+1=103)不同数位上的数具有不同的权值10i。

4)任意一个十进制数，都可按其权位展成多项式的形式(333.33)10位置计数法按权展开式(N)10=(Kn-1K1K0.K-1K-m)10

2)有0-9十个数字符号和小数点，数码Ki从0-9=Kn-110n-1++K1101+K0100+K-110-1++K-m10-m返回数基表示相对小数点的位置第7页/共592页返回二进制任意进制1）基数R，逢R进一，3）不同数位上的数具有不同的权值Ri。4）任意一个R进制数，都可按其权位展成多项式的形式(N)R=(Kn-1K1K0.K-1K-m)2=Kn-1Rn-1++K1R1+K0R0+K-1R-1+K-mR-m2)有R个数字符号和小数点，数码Ki从0~(R-1)1）基数2，逢二进一，即1+1=103）不同数位上的数具有不同的权值2i。4）任意一个二进制数，都可按其权位展成多项式的形式(N)2=(Kn-1K1K0.K-1K-m)2=Kn-12n-1++K121+K020+K-12-1+K-m2-m2)有0-1两个数字符号和小数点，数码Ki从0-1第8页/共592页常用数制对照表返回第9页/共592页数制转换十进制非十进制非十进制十进制二进制八、十六进制八、十六进制二进制十进制与非十进制间的转换非十进制间的转换返回第10页/共592页

整数部分的转换十进制转换成二进制除基取余法：用目标数制的基数（R=2）去除十进制数，第一次相除所得余数为目的数的最低位

K0，将所得商再除以基数，反复执行上述过程，直到商为“0”，所得余数为目的数的最高位Kn-1。例：（81）10=（？）2得：（81）10=（1010001）28140201052022222221K00K10K20K31K40K51K61返回第11页/共592页小数部分的转换十进制转换成二进制乘基取整法：小数乘以目标数制的基数（R=2），第一次相乘结果的整数部分为目的数的最高位K-1，将其小数部分再乘基数依次记下整数部分，反复进行下去，直到小数部分为“0”，或满足要求的精度为止（即根据设备字长限制，取有限位的近似值）。例：

（0.65）10=(?)2

要求精度为小数五位。0.652K-110.32K-200.62K-310.22K-400.42K-500.8由此得：(0.65)10=(0.10100)2综合得：(81.65)10=(1010001.10100)2返回如2-5，只要求到小数点后第五位十进制二进制八进制、十六进制第12页/共592页非十进制转成十进制方法：将相应进制的数按权展成多项式，按十进制求和(F8C.B)16=

F×162+8×161+C×160+B×16-1=

3840+128+12+0.6875=3980.6875例：返回第13页/共592页返回非十进制间的转换

二进制与八进制间的转换从小数点开始，将二进制数的整数和小数部分每三位分为一组，不足三位的分别在整数的最高位前和小数的最低位后加“0”补足，然后每组用等值的八进制码替代，即得目的数。例8：11010111.0100111B=?Q

11010111.0100111B=327.234Q11010111.0100111小数点为界000723234第14页/共592页返回非十进制间的转换二进制与十六进制间的转换从小数点开始，将二进制数的整数和小数部分每四位分为一组，不足四位的分别在整数的最高位前和小数的最低位后加“0”补足，然后每组用等值的十六进制码替代，即得目的数。例9：

111011.10101B=?H

111011.10101B=3B.A8H111011.10101小数点为界00000B3A8第15页/共592页X1=+1101101X2=-1101101数值数据的表示一、真值与机器数数符（+/-）+尾数（数值的绝对值）符号（+/-）数码化

最高位：“0”表示“+”“1”表示“-”二、带符号二进制数的代码表示1.原码[X]原：原码反码补码变形补码尾数部分的表示形式：最高位：“0”表示“+”“1”表示“-”符号位+尾数部分（真值）原码的性质：

“0”有两种表示形式[+00…0]原=000…0而[-00…0]原=100…0数值范围：+（2n–1-1）≤[X]原≤-（2n-1-1）如n=8，原码范围01111111～11111111，数值范围为+127～-127符号位后的尾数即为真值的数值返回第16页/共592页数值数据的表示2.反码[X]反：符号位+尾数部分反码的性质正数：尾数部分与真值形式相同负数：尾数为真值数值部分按位取反

X1=+4X2=-4[X1]反

=00000100[X2]反

=111110113、补码[X]补：符号位+尾数部分正数：尾数部分与真值同即[X]补=[X]正负数：尾数为真值数值部分按位取反加1即[X]补=[X]反+

1

“0”有两种表示形式[+00…0]反=000…0而[-00…0]反=111…1数值范围：+（2n–1-1）≤[X]反≤-（2n-1-1）如n=8，反码范围01111111～10000000，数值范围为+127～-127符号位后的尾数是否为真值取决于符号位返回第17页/共592页补码的性质：数值数据的表示双符号位：正数-“00”

负数-“11”符号位+尾数应用：两个符号位（S1S0）都作为数值一起参与运算，运算结果的符号如两个符号位相同，结果正确；不同则溢出。判断是否有溢出方法：4、变形补码[X]变补：例：

已知X1=-1110B，X2=+0110B，求X1+X2=？

[X1]补

=10010-1110B+）[X2]补

=00110+1000B[X1+X2]补=11000-1000B故得[X1+X2]补=11000即X1+X2=-1000B例：已知X1=48，X2=31求X1+X2=？

X1=+48[X1]变补=00110000+）X2=+31+）[X2]变补=00011111X1+X2=+79[X1+X2]变补=01001111

“0”有一种表示形式[+00…0]补=000…0而[-00…0]补=1000…0

数值范围：+(2n-1-1）≤[X]补≤-2n-1如n=8，补码范围01111111～10000000，数值范围为+127～-128

符号位后的尾数并不表示真值大小

用补码进行运算时，两数补码之和等于两数和之补码，即

[X1]补+[X2]补={X1+X2}补（mod2n）第18页/共592页常用编码自然二进制码格雷码二—十进制码奇偶检验码

ASCII码等。常用的编码：用一组二进制码按一定规则排列起来以表示数字、符号等特定信息。（一）自然二进制码及格雷码自然二进制码常用四位自然二进制码，表示十进制数0--15，各位的权值依次为23、22、21、20。格雷码2.编码还具有反射性，因此又可称其为反射码。1.任意两组相邻码之间只有一位不同。注：首尾两个数码即最小数0000和最大数1000之间也符合此特点，故它可称为循环码返回按自然数顺序排列的二进制码第19页/共592页自然二进制码格雷码二—十进制码奇偶检验码

ASCII码等。常用的编码：（二）二—十进制BCD码

有权码用四位二进制代码对十进制数的各个数码进行编码。有权码表示十进制数符：D=b3w3+b2w2+b1w1+b0w0+c偏权系数c

=

0时为有权码。18421BCD（NBCD）码276.8↓↓↓↓010011101101000例：（276.8）10=（？）NBCD（276.8）10=（0010011101101000）NBCD四位二进制数中的每一位都对应有固定的权常用编码返回第20页/共592页自然二进制码格雷码二—十进制码奇偶检验码

ASCII码等。常用的编码：

无权码2.其它有权码2421、5421、52111.余3码余3码中有效的十组代码为0011～1100代表十进制数0--92.其它无权码字符编码ASCII码：七位代码表示128个字符96个为图形字符控制字符32个。常用编码返回第21页/共592页§1-2逻辑代数基础逻辑变量及基本逻辑运算逻辑函数及其表示方法

逻辑代数的运算公式和规则第22页/共592页逻辑变量及基本逻辑运算一、逻辑变量取值：逻辑0、逻辑1。逻辑0和逻辑1不代表数值大小，仅表示相互矛盾、相互对立的两种逻辑状态二、基本逻辑运算与运算或运算非运算返回第23页/共592页逻辑表达式F=AB=AB与逻辑真值表与逻辑关系表与逻辑开关A开关B灯F断断断合合断合合灭灭灭亮ABF101101000010ABF逻辑符号只有决定某一事件的所有条件全部具备，这一事件才能发生与逻辑运算符，也有用“”、“∧”、“∩”、“&”表示第24页/共592页逻辑表达式F=A+B或逻辑真值表或逻辑ABF1逻辑符号只有决定某一事件的有一个或一个以上具备，这一事件才能发生ABF101101001110N个输入：F=A+B+...+N或逻辑运算符，也有用“∨”、“∪”表示返回第25页/共592页返回非逻辑当决定某一事件的条件满足时，事件不发生；反之事件发生，非逻辑真值表逻辑符号AF1AF0110逻辑表达式F=A“-”非逻辑运算符三、复合逻辑运算与非逻辑运算F1=AB或非逻辑运算F2=A+B与或非逻辑运算F3=AB+CD第26页/共592页异或运算ABF101101001100逻辑表达式F=AB=AB+AB

ABF=1逻辑符号ABF101101000011同或运算逻辑表达式F=AB=AB

ABF=1逻辑符号“”异或逻辑运算符“⊙”同或逻辑运算符返回第27页/共592页0V3V工作原理A、B中有一个或一个以上为低电平0V只有A、B全为高电平3V，二极管与门电路0V3V3V3VABF3V3V3V3V0V0V0V3V0V0V0V0V返回（四）正逻辑与负逻辑则输出F就为低电平0V则输出F才为高电平3V第28页/共592页ABFVLVLVLVLVHVL111ABF1001000000ABF01001011111VLVHVHVLVHVH电平关系正逻辑负逻辑正与=负或正或=负与正与非=负或非正或非=负与非正、负逻辑间关系逻辑符号等效在一种逻辑符号的所有入、出端同时加上或者去掉小圈，当一根线上有两个小圈，则无需画圈原来的符号互换（与←→或、同或←→异或）高电平VH用逻辑1表示，低电平VL用逻辑0表示返回（四）正逻辑与负逻辑（与门）（或门）高电平VH用逻辑0表示，低电平VL用逻辑1表示第29页/共592页逻辑函数及其表示方法一、逻辑函数用有限个与、或、非逻辑运算符，按某种逻辑关系将逻辑变量A、B、C、...连接起来，所得的表达式F=f（A、B、C、...）称为逻辑函数。二、逻辑函数的表示方法真值表逻辑函数式

逻辑图波形图输入变量不同取值组合与函数值间的对应关系列成表格用逻辑符号来表示函数式的运算关系输入变量输出变量取值：逻辑0、逻辑1。逻辑0和逻辑1不代表数值大小，仅表示相互矛盾、相互对立的两种逻辑态反映输入和输出波形变化的图形又叫时序图第30页/共592页ABCF000001001011100110111011断“0”合“1”亮“1”灭“0”C开，F灭0000C合，A、B中有一个合，F亮11C合，A、B均断，F灭0逻辑函数式挑出函数值为1的项1101111101111每个函数值为1的输入变量取值组合写成一个乘积项这些乘积项作逻辑加输入变量取值为1用原变量表示;反之，则用反变量表示ABC、ABC、ABCF=ABC+ABC+ABC返回第31页/共592页逻辑图F=ABC+ABC+ABC乘积项用与门实现，和项用或门实现波形图010011001111返回第32页/共592页逻辑代数的运算公式和规则公理、定律与常用公式公理交换律结合律分配律0-1律重叠律互补律还原律反演律00=001=10=011=10+0=00+1=1+0=11+1=1AB=BAA+B=B+A(AB)C=A(BC)(A+B)+C=A+(B+C)自等律A(B+C)=AB+ACA+BC=(A+B)(A+C)A0=0A+1=1A1=AA+0=AAA=0A+A=1AA=AA+A=AAB=A+BA+B=ABA=A吸收律消因律包含律合并律AB+AB=A(A+B)(A+B)=AA+AB=A+BA(A+B)=AA+AB=A+BA(A+B)=ABAB+AC+BC=AB+AC(A+B)(

A+C)(B+C)=(A+B)(A+C)第33页/共592页证明方法利用真值表例：用真值表证明反演律ABABA+BABA+B000110111110111010001000AB=A+BA+B=AB返回第34页/共592页等式右边由此可以看出：与或表达式中，两个乘积项分别包含同一因子的原变量和反变量，而两项的剩余因子包含在第三个乘积项中，则第三项是多余的公式可推广：例：证明包含律成立返回利用基本定律第35页/共592页逻辑代数的运算公式和规则三个基本运算规则代入规则：任何一个含有某变量的等式，如果等式中所有出现此变量的位置均代之以一个逻辑函数式，则此等式依然成立例：AB=A+BBC替代B得由此反演律能推广到n个变量：利用反演律第36页/共592页基本运算规则

反演规则：对于任意一个逻辑函数式F，做如下处理：若把式中的运算符“.”换成“+”,“+”

换成“.”;常量“0”换成“1”，“1”换成“0”；原变量换成反变量，反变量换成原变量那么得到的新函数式称为原函数式F的反函数式。注：①保持原函数的运算次序--先与后或，必要时适当地加入括号②不属于单个变量上的非号有两种处理方法非号保留，而非号下面的函数式按反演规则变换

将非号去掉，而非号下的函数式保留不变例：F(A、B、C)其反函数为或返回第37页/共592页基本运算规则

对偶式：对于任意一个逻辑函数，做如下处理：1）若把式中的运算符“.”换成“+”，“+”换成“.”；2）常量“0”换成“1”，“1”换成“0”得到新函数式为原函数式F的对偶式F′，也称对偶函数

对偶规则：如果两个函数式相等，则它们对应的对偶式也相等。即若F1=F2

则F1′=F2′。使公式的数目增加一倍。求对偶式时运算顺序不变，且它只变换运算符和常量，其变量是不变的。注：函数式中有“”和“⊙”运算符，求反函数及对偶函数时，要将运算符“”换成“⊙”，“⊙”换成“”。

例：其对偶式返回第38页/共592页§1-3逻辑函数的标准形式函数表达式的常用形式逻辑函数的标准形式第39页/共592页函数表达式的常用形式五种常用表达式F(A、B、C)“与―或”式“或―与”式“与非―与非”式“或非―或非”式“与―或―非”式基本形式表达式形式转换返回利用还原律利用反演律第40页/共592页逻辑函数的标准形式最小项：n个变量有2n个最小项，记作mi3个变量有23（8）个最小项m0m100000101m2m3m4m5m6m7010011100101110111234567n个变量的逻辑函数中，包括全部n个变量的乘积项（每个变量必须而且只能以原变量或反变量的形式出现一次）一、最小项和最大项乘积项和项最小项二进制数十进制数编号最小项编号i-各输入变量取值看成二进制数，对应的十进制数第41页/共592页001ABC000m0m1m2m3m4m5m6m7100000000100000011010011100101110111000000000000100000010000001000000100000010000001111111三变量的最小项

最小项的性质：同一组变量取值任意两个不同最小项的乘积为0。即mimj=0(i≠j)全部最小项之和为1，即任意一组变量取值，只有一个最小项的值为1，其它最小项的值均为0第42页/共592页最大项n个变量有2n个最大项，记作in个变量的逻辑函数中，包括全部n个变量的和项（每个变量必须而且只能以原变量或反变量的形式出现一次）同一组变量取值任意两个不同最大项的和为1。即Mi+Mj=1(i≠j)全部最大项之积为0，即任意一组变量取值，只有一个最大项的值为0，其它最大项的值均为1最大项：最大项的性质：返回第43页/共592页最小项与最大项的关系相同编号的最小项和最大项存在互补关系即:

mi

=Mi

Mi

=mi若干个最小项之和表示的表达式F，其反函数F可用等同个与这些最小项相对应的最大项之积表示。

例：m1m3m5m7==返回第44页/共592页逻辑函数的标准形式标准积之和(最小项）表达式式中的每一个乘积项均为最小项F(A、B、C、D)例：求函数F(A、B、C、D)的标准积之和表达式解：F(A、B、C、D)利用反演律利用互补律，补上所缺变量CABC000001010011100101110111mi01234567FMi0123456700010111例：已知函数的真值表，写出该函数的标准积之和表达式

从真值表找出F为1的对应最小项解:011331101551110661111771然后将这些项逻辑加F(A、B、C)第45页/共592页§1-4逻辑函数的简化代数法化简函数图解法化简函数

逻辑函数简化中的几个实际问题第46页/共592页函数的简化依据

逻辑电路所用门的数量少

每个门的输入端个数少

逻辑电路构成级数少

逻辑电路保证能可靠地工作降低成本提高电路的工作速度和可靠性逻辑函数的简化返回第47页/共592页最简式的标准

首先是式中乘积项最少

乘积项中含的变量少

与或表达式的简化代数法化简函数与门的输入端个数少实现电路的与门少下级或门输入端个数少方法：并项：利用将两项并为一项，且消去一个变量B消项：利用A+AB=A消去多余的项AB配项：利用和互补律、重叠律先增添项，再消去多余项BC消元：利用消去多余变量A第48页/共592页代数法化简函数例：试简化函数解：利用反演律配项加AB消因律消项AB或与表达式的简化F（或与式）求对偶式F（与或式）简化F（最简与或式）求对偶式F（最简或与式）返回第49页/共592页图形法化简函数卡诺图（K图）图中的一小格对应真值表中的一行，即对应一个最小项，又称真值图AB00011011m0m1m2m3AABBABBAABABAB1010m0m1m2m3miABC01000111100001111000011110m0m1m2m3m4m5m6m7m0m1m2m3m4m5m6m7m12m13m14m15m8m9m10m11ABCD二变量K图三变量K图四变量K图第50页/共592页K图的特点图形法化简函数

k图为方形图。n个变量的函数--k图有2n个小方格，分别对应2n个最小项；

k图中行、列两组变量取值按循环码规律排列，使变量各最小项之间具有逻辑相邻性。上下左右几何相邻的方格内，只有一个因子不同有三种几何相邻：邻接、相对（行列两端）和对称（图中以0、1分割线为对称轴）方格均属相邻0001111000011110m0m1m2m3m4m5m6m7m12m13m14m15m8m9m10m11ABCD四变量K图两个相邻格圈在一起，结果消去一个变量ABDADA1四个相邻格圈在一起，结果消去两个变量八个相邻格圈在一起，结果消去三个变量十六个相邻格圈在一起，结果mi=1卡诺图化简函数规则：几何相邻的2i（i=1、2、3…n）个小格可合并在一起构成正方形或矩形圈，消去i个变量，而用含（n-i）个变量的积项标注该圈。动画返回第51页/共592页图形法化简函数

与或表达式的简化步骤先将函数填入相应的卡诺图中，存在的最小项对应的方格填1，其它填0。合并：按作圈原则将图上填1的方格圈起来，要求圈的数量少、范围大，圈可重复包围但每个圈内必须有新的最小项。每个圈写出一个乘积项。按取同去异原则最后将全部积项逻辑加即得最简与或表达式返回第52页/共592页根据函数填写卡诺图1、已知函数为最小项表达式，存在的最小项对应的格填1，其余格均填0。2、若已知函数的真值表，将真值表中使函数值为1的那些最小项对应的方格填1，其余格均填0。例子3、函数为一个复杂的运算式，则先将其变成与或式，再用直接法填写。例子作圈的步骤1、孤立的单格单独画圈2、圈的数量少、范围大，圈可重复包围但每个圈内必须有新的最小项3、含1的格都应被圈入，以防止遗漏积项图形法化简函数返回第53页/共592页例1：直接给出函数的真值表求函数的最简与或式。见例1例2：直接给出函数的复杂的运算式。见例2例4：含有无关项的函数的化简。图形法化简函数返回第54页/共592页含有无关项的函数的化简

填函数的卡诺图时只在无关项对应的格内填任意符号“Φ”、“d或“×”。处理方法：无关项对于变量的某些取值组合，所对应的函数值是不定。通常约束项和任意项在逻辑函数中统称为无关项化简时可根据需要视为“1”也可视为“0”，使函数化到最简。例子图形法化简函数返回第55页/共592页逻辑函数简化中的几个实际问题具有多输出端电路的简化只允许原变量输入的逻辑电路的简化返回第56页/共592页小结几种常用的数制：二进制、八进制、十六进制和十进制以及相互间的转换码制部分：自然二进制码、格雷码、和常用的BCD码任意一个R进制数按权展开：带符号数在计算机中的三种基本表示方法：原码、反码和补码，运算结果的正确性以及溢出的性质：利用变形补码可判断机器。逻辑问题的描述可用真值表、函数式、逻辑图、卡诺图和时序图分析和设计逻辑电路的重要数学工具：布尔代数第57页/共592页作业1-21-31-51-61-81-101-111-121-131-151-171-191-21第58页/共592页例：将F(A、B、C、D)化为最简与非—与非式。解：0100011110001110CDABAB111111BCD11ACDABC11AC1111m14,m15两次填10000图形法化简函数第59页/共592页例：图中给出输入变量A、B、C的真值表，填写函数的卡诺图ABCF00000101001110010111011100111000ABC010001111011100000010111001110图形法化简函数第60页/共592页例：图中给出输入变量A、B、C的真值表，填写函数的卡诺图ABCF00000101001110010111011100111000ABC010001111011100000ABABCF=ABC+AB得：图形法化简函数第61页/共592页例：已知函数：

求其最简与或式0100011110001110CDAB解：填函数的卡诺图111111100000化简不考虑约束条件时：考虑约束条件时：0100011110001110CDAB111111100000第62页/共592页例：将F(A、B、C、D)化为最简与非—与非式解：0100011110001110CDAB111111111111ACADBCBDABC化简得：最简与非—与非式为：图形法化简函数第63页/共592页第二章逻辑门电路§2-1典型TTL与非门工作原理§2-2其它类型TTL门电路§2-3ECL集成逻辑门§2-4I2L集成逻辑门§2-5MOS集成逻辑门§2-6接口问题小结内容概述第64页/共592页§2-1典型TTL与非门工作原理TTL与非门TTL与非门工作原理TTL与非门的工作速度TTL与非门的外特性及主要参数第65页/共592页§2-2其它类型TTL门电路三态逻辑门（TSL）集电极开路TTL“与非”门（OC门）第66页/共592页§2-3ECL集成逻辑门ECL“或/或非”门电路ECL门的主要优缺点第67页/共592页§2-4I2L集成逻辑门I2L基本单元电路I2L门电路I2L的主要优缺点第68页/共592页§2-5MOS集成逻辑门NMOS反相器NMOS门电路CMOS门电路第69页/共592页§2-6接口问题TTL与CMOS接口CMOS与TTL接口第70页/共592页内容概述集成逻辑门双极型集成逻辑门MOS集成逻辑门按器件类型分PMOSNMOSCMOS按集成度分SSI（100以下个等效门）MSI（〈103个等效门）LSI（〈104个等效门）VLSI（>104个以上等效门）本章内容基本逻辑门的基本结构、工作原理以及外部特性TTL、ECLI2L、HTL第71页/共592页TTL与非门电路输入级由多发射极晶体管T1和基极电组R1组成，它实现了输入变量A、B、C的与运算输出级：由T3、T4、T5和R4、R5组成其中T3、T4构成复合管，与T5组成推拉式输出结构。具有较强的负载能力返回中间级是放大级，由T2、R2和R3组成，T2的集电极C2和发射极E2可以分提供两个相位相反的电压信号第72页/共592页TTL与非门工作原理输入端至少有一个接低电平0.3V3.6V3.6V1V3.6VT1管:A端发射结导通，Vb1=VA+Vbe1=1V，其它发射结均因反偏而截止.5-0.7-0.7=3.6VVb1=1V,所以T2、T5截止,VC2≈Vcc=5V,T3：微饱和状态。T4：放大状态。电路输出高电平为：5V返回第73页/共592页输入端全为高电平3.6V3.6V2.1V0.3VT1:Vb1=Vbc1+Vbe2+Vbe5=0.7V×3=2.1V因此输出为逻辑低电平VOL=0.3V3.6V发射结反偏而集电极正偏.处于倒置放大状态T2：饱和状态T3：Vc2=Vces2+Vbe5≈1V，使T3导通，Ve3=Vc2-Vbe3=1-0.7≈0.3V，使T4截止。T5：深饱和状态，返回TTL与非门工作原理第74页/共592页返回输入端全为高电平，输出为低电平输入至少有一个为低电平时，输出为高电平由此可见电路的输出和输入之间满足与非逻辑关系T1：倒置放大状态T2：饱和状态T3：导通状态T4：截止状态T5：深饱和状态T2：截止状态T3：微饱和状态T4：放大状态T5：截止状态TTL与非门工作原理第75页/共592页TTL与非门工作速度存在问题：TTL门电路工作速度相对于MOS较快，但由于当输出为低电平时T5工作在深度饱和状态，当输出由低转为高电平，由于在基区和集电区有存储电荷不能马上消散，而影响工作速度。改进型TTL与非门可能工作在饱和状态下的晶体管T1、T2、T3、T5都用带有肖特基势垒二极管（SBD）的三极管代替，以限制其饱和深度，提高工作速度返回第76页/共592页返回改进型TTL与非门增加有源泄放电路1、提高工作速度由T6、R6和R3构成的有源泄放电路来代替T2射极电阻R3减少了电路的开启时间缩短了电路关闭时间2、提高抗干扰能力T2、T5同时导通，因此电压传输特性曲线过渡区变窄，曲线变陡，输入低电平噪声容限VNL提高了0.7V左右第77页/共592页TTL“与非”门的外特性及主要参数电压传输特性TTL“与非”门输入电压VI与输出电压VO之间的关系曲线，即VO=f（VI）截止区当VI≤0.6V，Vb1≤1.3V时，T2、T5截止，输出高电平VOH=3.6V线性区当0.6V≤VI≤1.3V，0.7V≤Vb2＜1.4V时，T2导通，T5仍截止，VC2随Vb2升高而下降，经T3、T4两级射随器使VO下降转折区饱和区返回第78页/共592页VoffVSHVonVSLTTL“与非”门的外特性及主要参数抗干扰能力关门电平VOFF：保证输出为标准高电平VSH的最大输入低电平值开门电平VON：保证输出为标准低电平VSL的最小输入高电平值低电平噪声容限VNL：VNL=VOFF-VSL高电平噪声容限VNH：VNH=VSH-VON第79页/共592页TTL“与非”门的外特性及主要参数输入特性输入电流与输入电压之间的关系曲线，即II=f（VI）假定输入电流II流入T1发射极时方向为正，反之为负1.输入短路电流ISD（也叫输入低电平电流IIL）当VIL=0V时由输入端流出的电流前级驱动门导通时，IIL将灌入前级门，称为灌电流负载2.输入漏电流IIH（输入高电平电流）指一个输入端接高电平，其余输入端接低电平，经该输入端流入的电流。约10μA左右返回第80页/共592页扇入系数Ni和扇出系数NO1.扇入系数Ni是指合格的输入端的个数2.扇出系数NO是指在灌电流（输出低电平）状态下驱动同类门的个数。其中IOLmax为最大允许灌电流，,IIL是一个负载门灌入本级的电流（≈1.4mA）。No越大，说明门的负载能力越强返回TTL“与非”门的外特性及主要参数第81页/共592页平均传输延迟时间tpd导通延迟时间tPH：L输入波形上升沿的50%幅值处到输出波形下降沿50%幅值处所需要的时间，截止延迟时间tPLH：从输入波形下降沿50%幅值处到输出波形上升沿50%幅值处所需要的时间，平均传输延迟时间tpd：通常tPLH＞tPHL，tpd越小，电路的开关速度越高。一般tpd=10ns～40ns输入信号VI输出信号V0TTL“与非”门的外特性及主要参数返回第82页/共592页§2-2其它类型TTL门电路三态逻辑门（TSL）集电极开路TTL“与非”门（OC门）第83页/共592页集电极开路TTL“与非”门（OC门）10该与非门输出高电平，T5截止该与非门输出低电平，T5导通

TTL门输出端并联问题当将两个TTL“与非”门输出端直接并联时：Vcc→R5→门1的T4→门2的T5产生一个很大的电流产生一个大电流1、抬高门2输出低电平2、会因功耗过大损坏门器件注：TTL输出端不能直接并联返回第84页/共592页TTL与非门电路集电极开路TTL“与非”门（OC门）

OC门的结构RLVC集电极开路与非门（OC门）当输入端全为高电平时，T2、T5导通，输出F为低电平；输入端有一个为低电平时，T2、T5截止，输出F高电平接近电源电压VC。OC门完成“与非”逻辑功能逻辑符号：输出逻辑电平：低电平0.3V高电平为VC（5-30V）ABF返回第85页/共592页

OC门实现“线与”逻辑FRLVC相当于“与门”逻辑等效符号负载电阻RL的选择（自看作考试内容）集电极开路TTL“与非”门（OC门）返回第86页/共592页集电极开路TTL“与非”门（OC门）

OC门应用--电平转换器OC门需外接电阻，所以电源VC可以选5V—30V，因此OC门作为TTL电路可以和其它不同类型不同电平的逻辑电路进行连接TTL电路驱动CMOS电路图CMOS电路的VDD=5V—18V，特别是VDD>VCC时，必须选用集电极开路（OC门）TTL电路CMOS电源电压VDD=5V时，一般的TTL门可以直接驱动CMOS门返回第87页/共592页三态逻辑门（TSL）

三态门工作原理除具有TTL“与非”门输出高、低电平状态外，还有第三种输出状态

—高阻状态，又称禁止态或失效态非门，是三态门的状态控制部分E使能端六管TTL与非门增加部分当E=0时，T4输出高电平VC=1，D2截止，此时后面电路执行正常与非功能F=AB101V1V输出F端处于高阻状态记为ZT6、T7、T9、T10均截止Z当E=1时，返回第88页/共592页使能端的两种控制方式低电平使能高电平使能三态门的逻辑符号ABFEFABE返回第89页/共592页三态门的应用1.三态门广泛用于数据总线结构任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态2.双向传输当E=0时，门1工作，门2禁止，数据从A送到B；E=1时，门1禁止，门2工作，数据从B送到A。返回三态逻辑门（TSL）总线第90页/共592页§2-3ECL集成逻辑门ECL“或/或非”门电路ECL门的主要优缺点第91页/共592页返回ECL“或/或非”门电路输入级输出级同时实现或/或非逻辑功能，为非饱和型电路基准电源--为T4管提供参考电压VBB。选定VBB=-1.2V第92页/共592页逻辑符号逻辑表达式优点1、开关速度高2、逻辑功能强3、负载能力强缺点1、功耗较大2、抗干扰能力差：逻辑摆幅为0.8V左右，噪声容限VN一般约300mV互补输出端“或/或非”，且采用射极开路形式，实现输出变量的“线或”操作ECL“或/或非”门电路返回第93页/共592页§2-4I2L集成逻辑门I2L基本单元电路I2L门电路I2L的主要优缺点第94页/共592页I2L基本单元电路

电路的组成射极加正电压VE，构成恒流源I0I0多集电极晶体管T2，C1、C2、C3之间相互隔离T2的驱动电流是由T1射极注入的，故有注入逻辑工作原理1、当VA=0.1V低电平时，T2截止，I0从输入端A流出，C1、C2和C3输出高电平2、当A开路（相当于输入高电平）时，I0流入T2的基极，T2饱和导通，C1、C2和C3输出低电平。逻辑符号A--输入C1、C2和C3--输出电路的任何一个输出与输入之间都是“非”逻辑关系电路可简化为：返回第95页/共592页I2L门电路“与”门线与逻辑功能：F=AB“与或非”门VE用输入变量来代替逻辑功能：返回第96页/共592页I2L的主要优缺点优点1.集成度高2.功耗小3.电源电压范围宽4.品质因素最佳5.生产工艺简单电流在1nA～1mA范围内均能正常工作I2L的品质因数只有（0.1～1）pJ/门缺点1.开关速度低2.噪声容限低I2L的逻辑摆幅仅700mV左右，比ECL还低，但其内部噪声小，因此电路能正常工作3.多块一起使用时，由于各管子输入特性的离散性，基极电流分配会出现不均的现象，严重时电路无法正常工作返回M=P（功率）·tpd（速度），它表示门电路性能的优劣，单位是皮焦(pJ)。第97页/共592页§2-5MOS集成逻辑门NMOS反相器NMOS门电路CMOS门电路第98页/共592页NMOS反相器MOS管的开关特性数字逻辑电路中的MOS管均是增强型MOS管，它具有以下特点：当|UGS|>|UT|时，管子导通，导通电阻很小，相当于开关闭合

当|UGS|<|UT|时，管子截止，相当于开关断开NMOS反相器设电源电压VDD=10V，开启电压VT1=VT2=2V1、A输入高电平VIH=8V2、A输入低电平VIL=0.3V时，电路执行逻辑非功能工作管负载管T1、T2均导通，输出为低电平VOL

≈0.3VT1截止T2导通，电路输出高电平VOH=VDD

-VT2=8V。返回第99页/共592页NMOS门电路NMOS与非门工作管串联负载管工作原理：T1和T2都导通，输出低电平2、当输出端有一个为低电平时，与低电平相连的驱动管就截止，输出高电平电路“与非”逻辑功能：注：增加扇入，只增加串联驱动管的个数，但扇入不宜过多，一般不超过311通通01、当两个输入端A和B均为高电平时01止通1返回第100页/共592页CMOS电路CMOS反相器PMOSNMOS衬底与漏源间的PN结始终处于反偏，NMOS管的衬底总是接到电路的最低电位，PMOS管的衬底总是接到电路的最高电位柵极相连做输入端漏极相连做输出端电源电压VDD＞VT1+|VT2|，VDD适用范围较大可在3～18V，VT1--NMOS的开启电压VT2--PMOS的开启电压工作原理：1、输入为低电平VIL=0V时VGS1＜VT1T1管截止；|VGS2|＞VT2电路中电流近似为零（忽略T1的截止漏电流）,VDD主要降落在T1上，输出为高电平VOH≈VDDT2导通2、输入为高电平VIH=VDD时，T1通T2止，VDD主要降在T2上，输出为低电平VOL≈0V。实现逻辑“非”功能返回第101页/共592页CMOS传输门（TG）栅极控制电压为互补信号，如C=0，C=VDD工作原理：当C=0V，C=VDD时TN和TP均截止，VI由0～VDD变化时，传输门呈现高阻状态，相当于开关断开，CL上的电平保持不变，这种状态称为传输门保存信息当C=VDD，C=0V时，VI在VT～VDD范围变化时TP导通即VI在0～VDD范围变化时，TN、TP中至少有一只管子导通，使VO=VI，这相当于开关接通，这种状态称为传输门传输信息VI由0～（VDD-VT）范围变化时TN导通返回CMOS电路第102页/共592页CMOS传输门（TG）工作原理：1、当C为低电平时，TN、TP截止传输门相当于开关断开，传输门保存信息2、当C为高电平时，TN、TP中至少有一只管子导通，使VO=VI，这相当于开关接通，传输门传输信息由此可见传输门相当于一个理想的开关，且是一个双向开关逻辑符号输入输出门控制信号返回CMOS电路第103页/共592页CMOS模拟开关电路图控制模拟信号传输的一种电子开关，通与断是由数字信号控制的反相器的输入和输出提供传输门两个反相控制信号（C和C）传输门1、电路结构2、逻辑符号逻辑符号返回CMOS电路第104页/共592页CMOS电路返回CMOS门电路1、与非门二输入“与非”门电路结构如图每个输入端与一个NMOS管和一个PMOS管的栅极相连当A和B为高电平时:1两个并联的PMOS管T3、T4两个串联的NMOST1、T2通通止止0101通止通1止当A和B有一个或一个以上为低电平时:电路输出高电平输出低电平电路实现“与非”逻辑功能第105页/共592页CMOS电路CMOS门电路2、“异或”门由三个CMOS反相器和一个CMOS传输门组成传输门的控制信号A、A当A=B=0时00110TG断开，则C=B=1，F=C=0。TG断开当A=B=1时，11TG接通110TG接通，C=B=1，反相器2的两只MOS管都截止，输出F=0。输入端A和B相同得：输入端A和B相同，输出F=0返回第106页/共592页CMOS门电路2、“异或”门输入端A和B不同当A=1，B=0时10TG导通001输出F=1当A=0，B=1时01TG断开101输出F=1得：输入端A和B不同，输出F=1返回CMOS电路第107页/共592页CMOS门电路2、“异或”门输入端A和B不同输出F=1输入端A和B相同输出F=0由此可知：该电路实现的是“异或”的逻辑功能返回CMOS电路第108页/共592页CMOS电路的特点1、功耗小：CMOS门工作时，总是一管导通另一管截止，因而几乎不由电源吸取电流其功耗极小2、CMOS集成电路功耗低内部发热量小，集成度可大大提高3、抗幅射能力强，MOS管是多数载流子工作，射线辐射对多数载流子浓度影响不大4、电压范围宽：CMOS门电路输出高电平VOH≈VDD，低电平VOL≈0V。5、输出驱动电流比较大：扇出能力较大，一般可以大于506、在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好返回第109页/共592页§2-6接口问题TTL与CMOS接口CMOS与TTL接口第110页/共592页TTL与CMOS接口CMOS同TTL电源电压相同都为5V，则两种门可直接连接提高TTL门电路的输出高电平，阻值由几百到几千欧姆注：TTL门电路高电平典型值只有3.4V，CMOS电路的输入高电平要求高于3.5V。因此在TTL门电路输出端与电源之间接一电阻Rx返回第111页/共592页CMOS与TTL接口CMOS门的驱动能力不适应TTL门的要求，可采用专用的CMOS—TTL电平转换器当用CMOS驱动TTL时转换器返回第112页/共592页小结本章主要介绍了有关逻辑电路的基本概念和TTL、ECL、MOS等集成逻辑门TTL电路输入级采用多发射极晶体管，输出级采用推拉式结构，所以工作速度较快，带负载能力较强，是目前使用最广泛的一种集成逻辑门。应掌握好TTL门电气特性和参数。ECL门是目前速度最高的一种非饱和型电路。其缺点是功耗大，抗干扰能力差。一般只用在要求速度特别高的场合

MOS电路属于单极型电路，CMOS电路是重点，具有高速度、功耗低、扇出大、电源电压范围宽、抗干扰能力强、集成度高等一系列特点，使之在整个数字集成电路中占据主导地位的趋势日益明显。第113页/共592页习题2-22-32-62-122-132-142-152-16第114页/共592页第115页/共592页复习逻辑运算逻辑门(2)学习常用中规模集成模块(3)了解电路中的竞争和冒险现象本章重点(1)掌握分析和设计电路的基本方法。第三章组合逻辑电路加法器比较器译码器编码器选择器分配器与、或、非、异或、同或非门、与门、或门、与非门、或非门、异或门、同或门第116页/共592页第三章组合逻辑电路第一节组合电路的分析和设计第二节算术逻辑运算及数值比较组件第三节译码器和编码器第四节数据选择器和数据分配器第五节奇偶检验电路第六节模块化设计概述第七节组合电路中的竞争与冒险第117页/共592页第一节组合电路的分析和设计一、组合电路二、组合电路的分析三、组合电路的设计第118页/共592页一、组合电路输入：逻辑关系：Fi=fi(X1、X2、…、Xn)i=(1、2、…、m)特点：电路由逻辑门构成不含记忆元件输出无反馈到输入的回路输出与电路原来状态无关输出：X1、X2、…、XnF1、F2、…、Fm第119页/共592页二、组合电路的分析分析已知逻辑电路功能步骤：输出函数表达式简化函数真值表已知组合电路描述电路功能第120页/共592页例1：试分析图3-3所示逻辑电路的功能。因此该电路为少数服从多数电路，称表决电路。（1）逻辑表达式（2）真值表ABCF00000010010001111000101111011111真值表（3）判断：多数输入变量为1，输出F为1；多数输入变量为0，输出F为0第121页/共592页例2：试分析图3-4所示逻辑电路的功能。①表达式②真值表第122页/共592页自然二进制码格雷码B3B2B1B0G3G2G1G00000 0000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000②真值表①表达式自然二进制码至格雷码的转换电路。③分析功能第123页/共592页注意：利用此式时对码位序号大于（n-1）的位应按0处理，如本例码位的最大序号i=3，故B4应为0，才能得到正确的结果。推广到一般，将n位自然二进制码转换成n位格雷码：Gi=Bi⊕Bi+1

（i=0、1、2、…、n-1）自然二进制码至格雷码的转换第124页/共592页二、组合电路的设计步骤：根据要求设计出实际逻辑电路确定输入、输出列出真值表写出表达式并简化画逻辑电路图形式变换根据设计所用芯片要求第125页/共592页例３：半加器的设计（1）半加器真值（2）输出函数（3）逻辑图

输入输出被加数A加数B和S进位C000001101010