高速数字设计和信号完整性-导论

——导论高速数字设计和信号完整性分析上海傲普科技有限公司上海傲普科技有限公司1高速数字PCB设计高速数字设计和SI分析导论基本概念研究领域研究手段研究目的在产品开发中的应用工程设计规范理想的数字信号波形数字信号的畸变上海傲普科技有限公司2高速数字PCB设计基本概念高速数字设计（High-SpeedDigitalDesign）强调被动元件的特性及其对电气性能的影响，包括导线、印制电路板以及集成电路封装等等。高速数字设计研究被动元件如何影响信号传输（振铃和反射），信号之间的相互作用（串扰）信号完整性（SignalIntegrity，以下简称SI）是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时候具有所必需达到的电压电平数值信号完整性是保证系统稳定工作的基础上海傲普科技有限公司3高速数字PCB设计研究领域信号端接

reflection,ring,overshoot,undershoot延迟控制

skew,propagationdelay串扰抑制

crosstalk电源和地噪声抑制

groundbounce,simultaneousswitchingnoise上海傲普科技有限公司4高速数字PCB设计研究手段物理实验验证数学模型计算软件模拟分析经验规则估算通常需要综合运用上述四种方法。

上海傲普科技有限公司5高速数字PCB设计研究目的在中、大规模电子系统的设计中，系统地运用信号完整性技术可以带来许多益处降低产品成本

缩短研发周期，降低开发成本

提高产品性能

提高产品可靠性

数字电路在具有逻辑功能的同时，也具有丰富的模拟特性数字电路本身具有一定的抗干扰能力，设计工程师可以估算或精确测定各种噪声的幅度及其时域变化

将电路抗干扰能力精确分配给各种噪声

控制总噪声不超过电路的抗干扰能力以最小的综合成本达到最高的整体性能

上海傲普科技有限公司6高速数字PCB设计在产品开发中的应用参与总体设计，明确系统设计目标提出物理层的信号传输方案和组装方案提出系统噪声分配方案明确噪声抑制方案辅助完成工程设计解决调试中出现的有关问题上海傲普科技有限公司7高速数字PCB设计工程设计规范——设计目标在设计中保证正确性可靠性可维性可测性可制造性上海傲普科技有限公司8高速数字PCB设计工程设计规范——基本内容信号完整性设计目标——噪声分配方案传输线设计负载驱动规则时钟的产生和传输电源和地系统设计受控阻抗连接器设计逻辑级延的估算印制板设计规则热设计要求上海傲普科技有限公司9高速数字PCB设计理想的数字信号波形理想的数字信号是指器件厂家提供的输出高电平VOH

输出低电平VOL

上升沿tr

下降沿tf

等参数所描述的信号波形上海傲普科技有限公司10高速数字PCB设计理想的数字信号波形——TTL理想的TTL（含LVTTL）数字信号波形

VOHmin=2.4VVOLmax=0.4VVT=1.5V±30mVV2.41.50.4trtft上海傲普科技有限公司11高速数字PCB设计理想的数字信号波形——CMOS理想的CMOS数字信号波形

VOHmin=4.44VVOLmax=0.5VVT=2.5V（+5V）VOHmin=2.4VVOLmax=0.4VVT=1.5V（+3.3V）Vt0.54.442.5trtf上海傲普科技有限公司12高速数字PCB设计理想的数字信号波形——ECL理想的ECL数字信号波形

VOHmin=-0.96VVOLmax=-1.65VVBB=-1.29V±30mVtV-0.95-1.29-1.65trtf上海傲普科技有限公司13高速数字PCB设计数字信号的畸变IC在系统应用中不可能工作于理想的情况下。由于受到多种因素的影响，信号波形会产生各种变化。这些变化的程度必须严格加以限制，使之保持在可以接受的范围内。在设计过程中，有哪些因素会造成数字信号的畸变，变化数值的确定，以及各个因素之间的关系等都是设计人员关心的重点。上海傲普科技有限公司14高速数字PCB设计地线电阻的电压降系统中地线电阻会造成地电平的升高。决定因素为IC功耗IC密度馈电方式地线电阻（R）馈电的地线总电流ΔV地=ΔI×ΔRΔV地2.40.4tV上海傲普科技有限公司15高速数字PCB设计电源线电阻的电压降如果系统中IC的电源电压（如+3.3V）存在差值，当其小于+3.3V时，输出高电平将降低。由于系统电源有集中电源和分散的电源模块之分，此差值不同。决定因素为IC功耗IC密度馈电方式电源线的馈电电阻值电源电流值ΔVCC=ΔI×ΔR。V2.40.4ΔVCCΔV地t上海傲普科技有限公司16高速数字PCB设计信号线电阻的电压降——低电平IC输出管脚经过印制导线或电缆连到另一IC的输入脚，输出低电平电流在印制导线或电缆电阻上引起低电平的抬高，其值为ΔVOL=IOL×R。决定因素为端接方式端接电平端接电阻阻值导线宽度导线厚度导线长度导线截面积V2.40.4ΔVOL=IOL×Rt上海傲普科技有限公司17高速数字PCB设计信号线电阻的电压降——高电平IC输出管脚经过印制导线或电缆到另一个IC的输入脚，输出高电平电流在印制导线或电缆电阻上引起高电平的降低，其值为ΔVOH=IOH×R。决定因素为端接方式端接电平端接电阻阻值导线宽度导线厚度导线长度导线截面积Vt2.40.4ΔVOH=IOH×R上海傲普科技有限公司18高速数字PCB设计输出管在工作区状态下的信号畸变如果IC输出低电平电流太大，远大于器件手册给出的值，输出三极管将退出饱和区，进入工作区，使输出低电平抬高。如果IC输出高电平电流太大，远大于器件手册给出的值，输出三极管将退出饱和区，进入工作区，使输出高电平降低。决定因素端接方式端接电阻阻值输出管的饱和深度输出管的β值V2.4ΔVHΔVLt0.4上海傲普科技有限公司19高速数字PCB设计转换噪声（SSN）如果系统中的IC以较高频率工作，会造成供电系统上有较高频率变化的电流尖峰。而供电的电源线路和地线路都可看成是很小的电阻、电感和电容元件，电流尖峰值太大，在它们上面会产生较大的交流尖峰电压。电源上的尖峰电压会干扰到输出高电平上，而地电平上的尖峰电压会干扰到输出低电平上。IC内部同样存在这种尖峰电压。上海傲普科技有限公司20高速数字PCB设计串扰（Crosstalk）由于系统组装密度越来越高，印制导线之间的距离越来越小。当邻近导线上有高速转换的脉冲信号时，导线上的已有信号将被附加一个较大的电磁藕合信号，即串扰信号。接插件的信号针之间以及电缆的信号线之间也存在串扰现象决定因素tr、tf线宽线间距线与介质的距离介质的介电常数平行线长重叠线长Vt2.40.4上海傲普科技有限公司21高速数字PCB设计反射（Reflection）如果IC之间的互连线比较长，信号线的特性阻抗又不均匀；或者终端没有匹配，都会引起信号反射。如果始端也不匹配，则会因多次反射而形成振铃。Vt2.40.41.5上海傲普科技有限公司22高速数字PCB设计边沿畸变如果信号频率升高到一定程度，同时印制导线又较长或者负载电容较大时，信号的上升时间有可能等于或大于脉冲宽度，信号波形将会畸变到没有高低电平平顶或者远离平顶。决定因素导线宽度导线长度导线与介质距离介