数字电子技术教学

数字电子技术教材阎石：数字电子技术（第四版）第一章第五章第四章第三章第二章第八章第七章第六章第九章1第一章：逻辑代数基础1.1概述1.2逻辑代数中的三种基本运算1.3逻辑代数的基本公式和常用公式1.4逻辑代数的基本定理1.5逻辑函数及其表示方式1.6逻辑函数的公式化简法1.7逻辑函数的卡诺图化简法1.8具有无关项逻函及其化简21.1概述1.1.1数字量和模拟量模拟量：随时间是连续变化的物理量。特点：具有连续性。表示模拟量的信号叫做模拟信号。工作在模拟信号下的电子电路称为模拟电路。数字量：时间、幅值上不连续的物理量。特点：具有离散。表示数字量的信号叫做数字信号。工作在数字信号下的电子电路称为数字电路。31.1.2数制和码制一、数制通式：1、十进制(Decimal)①有十个数码：0、1、┅┉9；②逢十进一（基数为十）；③可展开为以10为底的多项式。如：（48.63）＝42、二进制（Binary)①有两个数码：0、1；②逢二一（基数为2）；③可展为以2为底的多项式。如：式中：同理：用同样方法可分析十六进制数，此处不再说明。称为位权。5下面说明十进制与二进制间的对应关系：6二、数制转换1、二十方法：按位权展开再求和即可。2、十二整数部分：除2取余法

199

18148112024010011演算示例（19）D＝（

）B7小数部分：乘2取整法例：（0.625）D＝（）B0.625＊21.2500.501.00.1013、二十六方法：从小数点开始左右四位一组，然后按二、十进制的对应关系直接写出即可。如：（110110010.11011）B＝=（1B2.D8）HB21D88二、码制内容见下表例如，一位十进制数0~9十个数码，用四位二进制数表示时，其代码称为二——十进制代码，简称BCD代码。用不同的数码表示不同事物的方法，就称为编码。为便于记忆和处理，在编码时必须遵循一定的规则，这些规则就称为码制。BCD代码有多种不同的码制：8421BCD码、2421BCD码、余3码等，9十进制编码种类0123456789权8421码00000001001000110100010101100111100010018421余3码00110100010101100111100010011010101111002421码（A）00000001001000110100010101100111111011112421余3循环码00100110011101010100110011011111111010102421码（B）000000010010001101001011110011011110111124215211码00000001010001010111100010011100110111115211101.2逻辑代数中的三种基本运算逻辑代数(布尔代数)用来解决数字逻辑电路的分析与设计问题。参与逻辑运算的变量叫逻辑变量，用字母A，B……表示。每个变量的取值非0即1。逻辑变量的运算结果用逻辑函数来表示，其取值也为0和1。0、1的含义在逻辑代数及逻辑电路中，0和1已不再具有值的概念。仅是借来表示事物的两种状态或电路的两种逻辑状态而已。如：

真－1合－1高－1取值；开关；电平。假－0分－0低－0112、与逻辑真值表3、与逻辑函数式4、与逻辑符号5、与逻辑运算&ABY00=001=010=011=1Y=ABABY000110110001一、与逻辑运算1、与逻辑定义某一事件能否发生，有若干个条件。当所有条件都满足时，事件才能发生。只要一个或一个以上的条件不满足，事件就不发生，这种决定事件的因果关系“与逻辑关系”。12二、或逻辑运算AB011011Y01112、或逻辑真值表3、或逻辑函数式4、或逻辑符号Y=A+B0+0=0；0+1=1；1+0=1；1+1=15、或逻辑运算≥1ABY1、或逻辑定义00某一事件能否发生，有若干个条件。只要一个或一个以上的条件满足，事件就能发生；只有当所有条件都不满足时，事件就不发生，这种决定事件的因果关系“或逻辑关系”。13三、非运算条件具备时，事件不能发生；条件不具备时事件一定发生。这种决定事件的因果关系称为“非逻辑关系”。5、非逻辑运算4、非逻辑符号3、非逻辑函数式2、非逻辑真值表AY0110Y=A1AY0=11、非逻辑定义1=014四、几种最常见的复合逻辑运算1、与非Y=AB&ABYAB00011011Y11102、或非≥1ABYAB00011011Y1000Y=A+B3、同或AB00011011Y1001Y=AB+AB=A⊙BABY4、异或AB00011011Y0110ABY1Y=AB+AB=AB151.3逻辑代数的基本公式和常用公式序号公式序号公式910·A=021·A=A3A·A=A45A·B=B·A6A·(B·C)=(A·B)·C7A·(B+C)=A·B+A·C8A·A=0A·B=A+BA=A100=1111213141516171819A+A·B=A+B1=01+A=10+A=AA+A=AA+B=B+AA+(B+C)=(A+B)+CA+B·C=(A+B)·(A+C)A+A=1A+B=A·B111213141516171816试证明：A+AB=A1)列真值表证明2)利用基本公式证明1、A+AB=A+B的推广A+ABC=A+BCAB+ABC=AB+CA+AB=A+BAB+ABC=AB+C2、AB=A+B的推广ABC=A+B+C同理：A+B+C=ABC二、推广举例ABA+AB0+0·0=00+0·1=0

1+1·0=11+1·1=1A0011

A+AB=A(1+B)=A·1=A常用公式的证明与推广一、证明举例000110113、冗余律AB＋AC＋BC＝AB＋AC171.4、逻辑代数的基本定理1.4.1代入定理

在逻辑代数中，如将等式两边相同变量都代之以另一逻函，则等式依然成立。如：A＋AB＝A＋B故：AC+D+AC+DB＝AC+D+B1.4.2反演定理

将逻函中的“+”变“＊”，“＊”变“+”；“0”变“1”，“1”变“0”；原变量变反变量，反变量变原变量，所得新式即为原函数的反函数。将逻函中的“+”变“＊”，“＊”变“+”；“0”变“1”，“1”变“0”；变量不变，所得新式即为原函数的对偶式。如：Y＝（A+BCD）E，则Y＝A（B+C+D）+E＝A（B+CD）+E1.4.3对偶定理如：Y＝A（B+C），则Y‘＝A+BC如：Y＝（A+BCD）E，则Y＝A（B+C+D）+E＝A（B+CD）+E181.5逻辑功能的描述方法1.5.2真值表1.5.1逻辑函数表达式Y＝ABC+ABC+ABCABCY00000101001110010111011100000111上述逻函的真值表如右表所示。逻函是以表达式的形式反应逻辑功能。真值表是以表格的形式反应逻辑功能。191.5.3逻辑图

以逻辑符号的形式反应逻辑功能。与上述逻函对应的逻辑电路如下逻辑功能还有其它描述方法。&&&≥111ABCY201.5.4各种逻辑功能描述方法间的转换关系逻函真值表逻辑图例：已知逻辑图，求其真值表。解：先由逻辑图写出逻函表达式，再将逻函表达式化为与或式并以此列出真值表。21Y＝AAB·BAB＝AAB+BAB＝A（A+B）+B（A+B）＝AB+ABABY0001101100111.6逻函的公式化简法1.6.1化简的意义先看一例：先学做人后学专业&&&&ABY2211&&≥1BACY——与或表达式——与或非表达式——与非与非表达式——或非或非表达式——或与表达式=ABAC=(A+B)(A+C)=AB+ACY=AB+AC=AB+AC=A+B+A+C

可见，同一逻函可以有多种表达方式，对应有不同的实现电路。那么哪种实现电路的方案最简单呢？因此，化简就成为最重要、最有实际意义的问题了。★231.6.2化简的原则1、表达式中乘积项最少（所用的门最少）；2、乘积项中的因子最少（门的输入端数最少）；3、化为要求的表达形式（便于用不同的门来实现）。1.6.3

公式化简法例1：Y＝AB+AB+ABC+ABCD+ABCD＝AB（1+C）+AB+（AB+AB）CD＝AB+AB+AB+ABCD＝AB+AB+CD24例2：Y=ABC+AD+CD+BD+BED=ABC+AD+CD+BD=ABC+(A+C)D+BD=ABC+ACD+BD=ABC+ACD例3：Y=AB+BC+BC+AB=AB(C+C)+BC(A+A)+BC+AB=ABC+ABC+ABC+ABC+BC+AB=BC+AC+AB人的核心竞争力是“学习”251.7逻函的卡诺图化简法公式化简法建立在基本公式和常用公式的基础之上，化简方便快捷，但是它依赖于人们对公式的熟练掌握程度、经验和技巧，有时化简结果是否为最简还心中无数，而卡诺图化简法具有规律性，易于把握。1.7.1逻函的标准形式逻函有两种标准表达形式，即最小项和最大项表达形式，这里主要介绍最小项表达形式。一、最小项定义：设某逻函有ｎ个变量，ｍ是ｎ个变量的一个乘积项，若ｍ中每个变量以原变量或反变量的形式出现一次且只出现一次，则ｍ称为这个逻函的一个最小项。26如：Y（A、B、C、D）＝ABCD+ABCD+ABC是不是1、最小项性质①、ｎ个变量必有且仅有2ｎ最小项000001010011100101110111ABCABCABCABCABCABCABCABC编号m0m1m2m3m4m5m6m7ABC最小项约定：原变量用“1”表示；反变量用“0”表示。注：用编号表示最小项时，变量数不同，相同编号所对应的最小项名也不同。如，ｍ6：对三变量逻函为ABC；对四变量逻函为ABCD27②、所有最小项之和恒等于128如：Y（A、B、C、D）＝ABCD+ABCD+ABC是不是1、最小项性质①、ｎ个变量必有且仅有2ｎ最小项000001010011100101110111ABCABCABCABCABCABCABCABC编号m0m1m2m3m4m5m6m7ABC最小项约定：原变量用“1”表示；反变量用“0”表示。注：用编号表示最小项时，变量数不同，相同编号所对应的最小项名也不同。如，ｍ6：对三变量逻函为ABC；对四变量逻函为ABCD29②、所有最小项之和恒等于1

根据这一性质知，逻函一般不会包含属于它的所有最小项。2、最小项的求法30注：●在真值表中，逻函所包含的最小项恰是逻函取值为“1”所对应的项，如：●逻函的最小项表达形式是唯一的。ABCY00000101001110010111011100010111二、最大项——自学1.7.2逻函的卡诺图表示法一、逻辑相邻项定义：在逻函的两个最小项中，只有一个变量因互补而不同外，其余变量完全相同。如：与31显然，在真值表中，几何相邻的两个最小项未必满足逻辑相邻。那么，能否将真值表中的最小项重新排列从而使得几何相邻必逻辑相邻呢？答案是：能，那就是真值表！ABCABCABCABCABCABCABCABCAAｍ0ｍ4ｍ3ｍ2ｍ1ｍ7ｍ6BCBCBCBC0100011110ｍ5ABC二变量：0101AB珍爱环境就是珍爱生命32四变量：ABCD0001111000011110请同学们考虑它的相邻关系。二、相邻项的合并规则两个相邻项合并可消去一个变量，如：33四个相邻项合并可消去两个变量，如：八个相邻项合并可消去三个变量，如：同理：十六个相邻项合并可湔去四个变量；以此类推。ABCD0001111000011110341.7.3逻函的卡诺图化简法化简原则：●被圈最小项数应等于2ｎ个；●卡诺圈应为矩形且能大不小；●最小项可被重复圈但不能遗漏；●每圈至少应包含有一个新有最小项。例1：Y＝Σｍ（0，1，3，5，7）ABCD0001111000011110Y11111例2：Y＝Σｍ（0，4，5，7，15）11=ACD+ABC+BCD=ACD+ABD+BCD

此例说明：逻函化简的结果不一定是唯一的，但最简程度一定是唯一的。＝AD+ABC35例3：Y＝BD+ABCD+ACD+ACD+ABCD1111Y＝BD+ABC+ACD+ACD+ABCABCD0001111000011110Y1111Y=ABC+ACD+ACD+ABC例3：Y=Σm(1,2,3,4,5,6,7,8,9,10,11,12,13,14)1111111111111100圈“1”法：圈“0”法：Y＝BC+AD+AB+CD依据：∵Y+Y＝1，即（Y+Y）包含所有最小项，∴未被Y包含的最小项必被Y所包含；又∵Y＝1时，Y＝0，∴Y＝Σｍ（0，15）36Y＝ABCD+ABCD1.8约束逻函的化简法1.8.1约束项和约束条件在8421BCD码中，m10~m15这六个最小项是不允许出现的，我们把它们称之为约束项（无关项、任意项）。Σｍ（10，11，12，13，14，15）＝0——称为约束条件。1.8.2约束逻函的化简例：设A、B、C、D为一位8421BCD码，当C、D两变量取值相反时，函数值取值为1，否则取值为0，试写出逻函的最简表达式。解：先列出该逻辑问题的真值表：此例说明：卡诺图不仅可以化简逻函，还可以转换表达形式。Y＝ABCD+ABCD37ABCDY00000001001000110100011001010111100010010100001111ABCD0001111000011110Y1111138第二章：门电路2.1概述2.2二、三极管的开关特性2.3最简单的与、或、非门电路2.4TTL门电路2.5CMOS门电路392.2二、三极管的开关特性2.2.1

二极管的开关特性＋U2－＋U1－SRD截止＋－断开_+导通闭合2.1概述

用以实现基本逻辑运算和复合逻辑运算的单元电路统称为门电路一、门电路二、正、负逻辑10正逻辑01负逻辑402.2.2三极管的开关特性VO/V0t/msVi/V0t/ms截止区放大区饱和区截止区：Iｂ＝Iｃ＝0，Vｃｅ＝Vｃｃ相当于饱和区：Iｃ＝Vｃｃ/(βRc)=Ics，Vｃｃ＝0V相当于VOVｉVCCRCRｂVT412.3最简单的与、或、非门电路2.3.1二极管与门约定：电平高电平—“1”低电平—“0”Y=A·B—与逻辑功能5VRABYD2D10V3V0.7V3.7V422.3.2二极管或门Y=A+B—或逻辑功能人•自然YABRD1D20V3V0V2.3V432.3.3三极管非门I2I1Y=A一、当ｖｉ＝0V时Vｂｅ＝ｖｉ－VEER1R1＋R2＝0－8＊3.33.3＋10＝－2V，所以VT截止，IC=0，VO=5V。＝－2V，VEE(-8V)R210kVCC(5V)AYR13.3kRC1kTβ=200V5V5V0V44IbIC二、当Vi=5V时设：T导通，则：VBE＝0.7V，所以，Vｉ－ｖｂｅR1I1＝5－0.73.3＝1.3ｍA，＝Ｖｂｅ－（－VEE）R2I2＝0.7－（－8）10＝0.87ｍA，＝I1－I2＝Iｂ＝0.43ｍA，ＶCCβRCIBS＝520＊1＝0.25ｍA＝ICSβRｃ＝而VCC(5V)AYR13.3kRC1kTβ=200V5V5V0VVEE(-8V)R210kI2I145又因为Iｂ＞IBS，所以T饱和导通，ｖｏ＝0V2.4TTL门电路2.4.1TTL反相器一、电路结构及工作原理0.2V3.4V1、输入A＝0.2V（VIL）T1导通，VB1＝0.9V，VIL＝0.2V0.9VT2、T4截止，IB1＝(VCC－VB1)/R1

=1.025ｍA。R21.6ｋR14ｋR31ｋR4130D1T1D2T2T3T4AVCC（5V）Y46R21.6ｋR14ｋR31ｋR4130D1T1D2T2T3T4AVCC（5V）YVIL＝0.2V0.9VY（输出）＝VCC－VR2－VBE3－VD2＝3.4V＝VOH。VO＝3.4V2、输入A＝3.4V（VOH）T1集电结导通、T2、T4饱和，VB1＝2.1V，2.1VVIH＝3.4VT1发射结反偏，T1深度饱和，0.7V0.9VVE2＝VB1－VBC1－VBES2＝2.1V－0.7V－0.7V＝0.7V，VC2＝VE3＋VCES2＝0.7V＋0.2V＝0.9V，所以T3、D2截止，VO＝0.2V。VO＝0.2V47二、电压传输特性Ｖo＝ｆ（VI）0VO/VVI/V3.4VABCDR21.6ｋR14ｋR31ｋR4130D1T1D2T2T3T4AVCC（5V）Y15VVV＋－VTHVTH—称为阈电压或门槛电压，约为1.4V。48然后根据电压传输特性曲线由：三、输入噪声容限一般大约：VL（ｍａｘ）VL（ｍｉｎ）VLN（0.2V）VH（ｍｉｎ）VH（ｍａｘ）VHN（3V）VIL（ｍａｘ）＝0.8V；VIH（ｍｉｎ）＝2.0V。VOL（ｍａｘ）＝0.4V。VOH（ｍｉｎ）＝2.4V；VIH（ｍｉｎ）。VOH（ｍｉｎ）VIL（ｍａｘ）；VOL（ｍａｘ）通常，很难保证输入、输出电平在正常值上始终不变，首先规定：490VO/VVI/V3.4VABCDVOH（ｍｉｎ）VIH（ｍｉｎ）VIL（ｍａｘ）VOL（ｍａｘ）VOL（ｍａｘ）VOH（ｍｉｎ）11VOVI定义：VNL＝VIL（ｍａｘ）－VOL（ｍａｘ）

＝0.8V－0.4V＝0.4V；VNH＝VOH（ｍｉｎ）－VIH（ｍｉｎ）＝2.4V－2.0V＝0.4V噪声容限反应了门电路的抗干扰能力。502.4.2TTL反相器输入、输出特性一、输入特性ｉI＝ｆ（ｖI）1＋－ｖIｉI5V5VR1T1VBE2VBE4vI/VｉI/ｍA0IISIIH（＜0.04mA）1.4VIIS—称为输入短路电流；IIH—称为高电平输入电流。二、输出特性ｖO＝ｆ（ｉL）ｉLｖO5V1RL511、高电平输出特性5VR2T3ｖOHD2R4RLｉLｉL/ｍAｖOH/V05ｍA74系列门电路输出高电平时的ｉL不能超过0.4ｍA。2、低电平输出特性5VRLT4ｖOLR3ｉLｉL/ｍAｖOH/V00.2V16ｍA523、扇出系数NOIOHｉL输出高电平时的NO:NOH=IOH(max)/IIH=0.4/0.04=10。NOL=IOL(max)/IIS=16/1=16。ｖOH输出低电平时的NOL:IISｖOLｉL春111153三、输入端负载特性ｖI＝ｆ（RI）1VｖIRI5V5VR1T1VBE2VBE4RIRL/ｋΩｖI/V01.4ｖI＝(VCC－VBE1)RI/(RI+R1)=(5－0.7)RI/(RI+4)=4.3RI/(RI+4)2.4.4其它类型的TTL电路一、与非门、或非门、与或非门等&≥1≥1&2.4.3TTL反相器动态特性自学54二、OC(OpenCollectorGate)门和TS(Three-StateOutput)门问题的提出：VOLVOHR4D2T3T45V过电流1、OC门R2R1R3T2T4BVCCYAY=AB&典型TTL门电路的输出端不能并接使用。R4D2T3T45V55&&&&1&m个门n个输入端RLVCC线与RL称上拉电阻。选择方法如下：VOHVOHVOHIOHILMIOHIIHIL式中：IOH输出三极管截止时的漏电流；ILM输出三极管允许的最大电流；m’负载门的个数，若负载门输入端为或运算，则m’应为输入端数。IILVOL562、TS门R2R1R3D1T1D2T2R4T3T4BVCCENAP11Y当EN=1时：Y=AB当EN=0时：T3、T4均截止，输出呈高阻态(禁态)。&ENBAY高电平有效：低电平有效：&ENBAY虽然OC门和TS门都能实现线与，但OC门的优势在于通过外接不同的电源电压可获得不同的输出高电平；而TS门的优势在于可方便地构成总线结构。如：57单总线：ENEN&AY&B&Z&ENEN双总线：ZEN&&&&BYA2.5其它类型的双极型数字集成电路以下电路仅作扼要介绍。2.4.5改进型TTL电路74H系列、74S系列、74LS系列等。ECL电路、I2L电路。静582.6CMOS门电路2.6.1CMOS反相器VOVIVDDT2T11、电路结构及工作原理设：VDD>VTH1+VTH2,且VIL=0V，VIH=VDD。则：输入与输出间为非逻辑关系。2、电压传输特性和电流传输特性0VDDVDDVDD/2VDD/2VIVODCBAVDDVDD/2iDVIVTH1VTH20592.6.2CMOS反相器的输入、输出特性VOVIVDDT2T1D2DIRSVIiI0VDD+0.7V-0.7VVDDT2RLiD2iOLVIH=VDDVOLVOLiOL0VDD=5V10V15V60BAYVDDT4T3T2T1Y=AB2.6.3CMOS与非门2.6.4CMOS传输门和双向开关CCVDDO/II/OT2T1VIt010V3V7VT1导通T2导通SWCI/OO/I设：传输信号电压为10V，C=10V，C=0V，VTH1=VTH2=3V。TGC1O/II/O61第三章：组合逻辑电路3.1概述3.2组合逻辑电路的分析方法和设计方法3.3若干常用的组合逻辑电路3.4组合逻辑电路中的竞争冒险现象623.1概述电路特点：功能特点:任意时刻的输出信号只与此时刻的输入信号有关，而与信号作用前电路的输出状态无关。不包含有记忆功能的单元电路，也没有反馈电路。组合逻辑电路的特点:数字电路组合逻辑电路时序逻辑电路633.2组合逻辑电路的分析方法和设计方法3.2.1组合逻辑电路的分析方法已知逻辑电路分析逻辑功能►由逻辑电路写出逻函表达式；分析步骤：►化简逻函并变换为与或式；►列真值表，判断其功能。例：试分析图示电路的逻辑功能。&≥1&CBAY解：6411000000功能：☞检测三位二进制码是否相同；☞检测三台设备的工作状态是否相同；☞检测三个输入信号是否相同。3.2.2组合逻辑电路的设计方法已知逻辑功能设计实现电路设计步骤：►画出逻辑图并选择适当的器件实现逻函。►列真值表；►写出逻函表达式并化简为适当的形式；►分析逻辑功能确定输入变量、输出函数；65例：电路设计一三人表决电路。解：设：分别用A、B、C代表三的意见，取值=1，同意；=0，不同意。Y代表表决结果，Y=1，通过；0，未通过。10001101&&&&CBAY663.3几种常用的组合逻辑电路3.3.1编码器一、普通编码器编码：用文字、符号、数字表示特定对象的过程。如电话号码、运动员编号、姓名等均属编码。特指：把输入的每一个高低电平信号编成一个对应的二进制代码的电路。3位二进制编码器(8线—3线编码器)：3位二进制编码器Y2Y1Y0I7I1I0♥任一时刻仅允许有一个输入端为高电平(有效)—约束。67由真值表写出逻函表达式并利用约束项化简可得：≥1≥1≥1I7I6I5I4Y2I3I1I2Y1Y0二、优先编码器特点：允许多个输入信号同时有效，但只对优先权最高的一个输入信号进行编码。☺8线—3线编码器74LS148：电路见P141：F3.3.3输入：I0~I7，低电平有效；输出：Y0~Y3，低电平有效。68由电路易得：S—称为选通输入端，S=0，编码器工作；1，编码器不工作。低电平有效。YS—称为选通输出端，低电平有效：0，表示编码器工作且无信号输入；YS=1，编码器工作且有输入信号。YEX—称为扩展输出端，低电平有效。YEX=0，表示，编码器工作且有输入信号。69逻辑符号：用二片74LS148扩展为16线—4线编码器：Y2Y1Y0YSYEX74LS148SI0I1I2I3I4I5I6I7Y2Y1Y0YSYEX74LS148SI0I1I2I3I4I5I6I7A15A14Z1A8A3Z2Z3&&&&Z0A12A13A9A10A11A7A6A5A4A2A1A0☺10线—4线(8421BCD码)编码器74LS147电路见P144F3.3.5：输入：I0~I9，代表0~9十个数码；输出：Y3~Y0，代表一位8421BCD码。节能型&&703.3.2译码器译码是编码的逆过程，它是将输入的代码转换成对应的高低电平输出。一、二进制译码器3位二进制译码器（3线-8线）：111A0A1A2Y0Y1Y7Y2VCC输入：A2A1A0代表3位二进制码。输出：Y7~Y0代表0~7八个数码。Y0=A2A1A0，Y7=A2A1A0…71集成3线—8线译码器74LS138，电路见P146、F3.3.8。由电路易得：Y0=A2A1A0S=m0S，Y1=A2A1A0S=m1S，Y7=A2A1A0S=m7S…S=S1S2S3—称为译码控制端(使能端)。S=0，不工作；1，工作。1000S2+S30111S1

1111111111111111011111111011111111111111000001111Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0功能表72Y0Y1Y2Y3Y4Y5Y6Y7

74LS138S1S2S3A2A1A0

二、BCD码(4线—10线)译码器逻辑符号8421BCD码译码器74LS42A3A2A1A0：输入，表示8421BCD码；Y0~Y9：代表0~9十个数码。Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9

74LS42A3A2A1A0

Y0Y1Y2Y3Y4Y5Y6Y7

74LS138S1S2S3A2A1A0

用二片138扩展为4线—16线译码器：Z14Z15Z13Z12Z11Z10Z9Z8Z7Z6Z5Z4Z3Z2Z1Z05VD3D1D2D073三、显示译码器显示器驱动器代码常见的显示器发光二极管LED；液晶LCD。1、七段字符显示器(数码管)译码器bacdefgD.PabgD.PabgD.P2、BCD—七段显示译码器111111001100001110011000000011001YaYbYcYdYeYfYgA3A2A1A0据8421BCD码和数码管工作原理可列出真值表：74由真值表可求出各输出端逻函表达式，如：A3A2A1A00001111000011110Ya1111111100000000Ya=A3A2A1A0+A2A0+A3A1同理可得：Ya=A3A2A1A0+A2A0+A3A1Yc=A2A1A0+A3A2Yd=A2A1A0+A2A1A0+A2A1A0Yb=A3A2A1A0+A2A0+A3A1Ye=A2A1+A0Yf=A3A2A0+A2A1+A1A0Yg=A2A1A0+A3A2A1据此，可画出逻辑电路图。75♣集成BCD码—七段显示译码器7448：电路见P155F3.3.15，其逻辑符号为：YaYbYcYdYeYfYg

74LS48

BI/RBOA3A2A1A0

LT

RBI

电路由两部分组成：译码部分；控制部分。▶灯测试输入信号LT：输入，用以检查数码管的好坏。LT=0，七段全亮；1，电路正常译码。▶灭零输入信号RBI：输入，当RBI=0时，若输入A3A2A1A0=0000，则七段全灭，不显示；若A3A2A1A0≠0000，则照常显示。76▶灭零输出信号RBO：输出，当芯片本身处于灭零状态(即RBI=0且A3A2A1A0=0000)时，RBO=0，否则RBO=1。利用RBI、RBO信号，在多位显示系统中可以熄灭多余的零，如：003.8010RBIRBORBIRBORBORBIRBIRBORBORBIRBORBIRBORBI5V7447介绍：其功能与7448完全相同，仅是输出为低电平有效，可作来驱动共阳极组的LED显示器。773.3.3数据选择器一、数据选择器的工作原理D1D0D2D3YSA1A0D1D0D2D3Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3&1&&&1≥1A1A0D1D0D2D3Y1ST78二、集成数据选择器▲双四选一数据选择器74LS153：两个数据选择器公用地址输入端和电源。Y1Y2A1

74LS153A0D10D11D12D13S1D20D21D22D23S2▲八选一数据选择器CC4512：DIS

YA2INHCC4512A1D0D1D2D3D4D5D6D7A0Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D779功能表为：正常工作Y=0(不工作)输出高阻态00011功能DISINH3.3.4加法器先看一例：1101+10111110010此例说明：只有最低位为两个数码相加，其余各位都有可能是三个数码。加得的结果必须用二位数来表示，一位反应本位和，一位反应进位。一、1位加法器♦半加器S=AB+ABCO=AB=1＆ABSCOA∑SBCO80♦全加器S∑COABCI二、多位加法器串行进位：CO∑SABCICO∑SABCICO∑SABCIS1S0C0S2A1A0A2B1B0B2813.3.5数值比较器一、1位数值比较器≥1&1&1Y(A<B)Y(A>B)Y(A=B)AB二、多位数值比较器A=A3A2A1A0B=B3B2B1B0①②③④82A3B3A3B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3B3A2B2A2B2A2=B2A2=B2A2=B2A2=B2A2=B2A2B2A1B1A1B1A1=B1A1=B1A1=B1A1B1100001100001100001100001010A0B0A0B0

A0=B0Y(A<B)Y(A=B)Y(A>B)A0

B0

833.3.6用集成器件设计组合逻辑电路一、用译码器设计例1：用74LS138实现下列一组逻函解：先将逻函表达为最小项形式：Z1＝ｍ4+ｍ6+ｍ3+ｍ5Z3＝ｍ2+ｍ3+ｍ5Z2＝ｍ3+ｍ7+ｍ1若令：A=A2，B=A1，C=A0，则有：Z1＝ｍ4+ｍ6+ｍ3+ｍ5＝ｍ4ｍ6ｍ3ｍ5＝Y4Y6Y3Y5Z2＝ｍ3+ｍ7+ｍ1＝ｍ3ｍ7ｍ1＝Y3Y7Y1Z3＝ｍ2+ｍ3+ｍ5＝ｍ2ｍ3ｍ5＝Y2Y3Y5由74LS138知，在译码状态下有：Y0=m0，Y1=m1，…Y7=ｍ7。84Y0Y1Y2Y3Y4Y5Y6Y7

74LS138S1S2S3A2A1A0

&&&Z2Z1Z3ABC10二、用数据选择器设计一般说来，4选1数选器可实现3变量以下的逻函，8选1数选器可实现4变量以下逻函，在允许添加门电路时，可实现任一逻函。例2：用4选1实现Z=AC+ABC+ABC解：ABZY=A1A0D0+A1A0D1+A1A0D2+A1A0D3

Z=ABC+ABC+ABC+ABC=ABC+AB+ABC若令A1=A，A0=B，Y=Z，则通过比较对应项可得：D0=C，D1=1，D2=C，D3=0。A1YA0D0D1D2D3SCC10085例3：用8选1实现逻函Z=ABC+BD+ABCDE解：若令A2=A，A1=B，A0=C，Y=Z，则：Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7Z=ABC+ABCD+ABCD+ABCD+ABCD+ABCDEDIS

YA2INHCC4512A1D0D1D2D3D4D5D6D7A0ABC00ZD&01E润863.4组合逻辑电路中的竞争_冒险现象▶Y=ABAC=AB+AC1&&&BACYG1G2G3G4Y1Y2原因分析：当B＝C＝1时，Y＝A+A应恒等于1但由于存在延迟时间tpd，使得G2、G3的输入信号不同时改变，导致G4输入信号也不同时改变，遭成G4的输出产生不应出现的负脉冲，该负脉冲对后续电路将产生造成干扰。称：A+A—0型冒险。B、C1AAY1Y2tpd2tpd1Y871BACYG1G2G3G4Y1Y2≥1≥1≥1▶Y=A+B+A+C=AA+AC+AB+BCB、C0AAY1Y2tpd2tpd1Y称：AA—1型冒险。当B＝C＝0时，Y＝AA应恒等于0，但考虑tpd后，输出端出现了正的干扰脉冲。♠判断方法：当其它变量取常值时，若逻函能化为A+A、AA形式，则存在竞争冒险现象。♥消除方法：♩在电路输出端接入滤波电容。♪在电路输入端加选通脉冲。♫在逻函中增加冗余项。88第四章：触发器4.1概述4.2触发器4.3触发器的电路结构和逻辑功能间的关系锲而不舍金石可镂894.1概述具有记忆功能的逻辑单元称为触发器。触发器是构成时序电路的基本单元。特点：☞具有两个稳定的状态“0”和“1”；☞根据需要可以置“0”、置“1”。分类：功能RSJKD；TT’结构基本RS同步RS主从型。边沿型904.2触发器4.2.1基本RS触发器&&RDSDQQ一、电路结构•两与非门交叉耦合而成。•两输入端RD、SD，两互补输出端Q、Q。•用Q端的状态表示触发器的状态。二、工作原理维持置00置11约束1*11010Qｎ00功能Qｎ+1RDSD▶真值表RD—直接复位端。SD—直接置位端。0111100011111000100110010011001111≥1≥1QQSDRD或非门91▶时序图QQSDRD状态不定▶动作特点输入信号时刻决定着输出状态。▶逻辑符号QQRDSDQQRDSD与非门或非门•结构简单。•输入信号存在约束。•电路每时每刻都接收输入信号。三、优缺点924.2.2同步RS触发器&RSQQ&&&CP一、电路结构由基本RS触发器和导引门组成。二、工作原理11100100Qn+1=00约束1＊Qn+1=11Qn+1=QnQnRS功能Qn+1CP01111100000111100001001011▶动作特点在CP＝0时，不接收输入信号，在CP＝1时才接收。输入信号决定触发器的翻转方向（状态），时钟脉冲决定触发器的翻转时刻，这是所有具有CP的触发器的共同特点。RDSD93▶时序图RCPSQ干扰错误▶逻辑符号三、缺点♪输入仍有约束♫抗干扰能力差四、触发器逻辑功能的描述方法♥真值表♥时序图♥特性方程Qn+10001111001RSQn111♥状态转换图01R=S=0R=0,S=1R=1,S=0R=0S=Qn+1=S+RQnSR=0QQR

S>cp944.2.3主从型触发器1、电路结构2、工作原理1CP&&&&RS&&&&QQ由两个同步RS触发器串接和一个电子开关组成。从触发器从触发器cpRSQnQn+10000001110011001101010011111000110011101*1一、主从RS触发器▶动作特点输入信号分两步走，在CP＝1时将输入信号接收到主触发器中，在CP＝0时再将输入信号存入到从触发器内。95▶时序图CPRSQ’Q干扰，波形会怎样？▶逻辑符号3、优缺点•输入信号无约束。•易受干扰。二、主从JK触发器1、电路结构在主从RS触发器的基础上增加两根反馈线就构成了主从JK触发器。

1R

1S>C1QQRSCP962、工作原理1CP&&&&KJ&&&&QQcpJKQnQn+10001101101010101010110功能Qn+1=0Qn+1=QnQn+1=1Qn+1=Qn因为与主从RS基本相同，所以仅分析J=K=1，Q=0这一种情况。 0000111111规律J≠KJ=KJ=K=0J=K=1Qn+1=J维持计数▶特性方程Qn+1=JKQn+JKQn+JKQn+JKQn

=JQn+KQn97▶时序图QKCPJ对输出状态有无影响？▶动作特点在CP=1期间，要求输入信号应稳定不变，否则有可能导致触发器误动作。▶逻辑符号多输入：3、优缺点•功能最强。•易受干扰。

>QQRdK1K2K3CP1JC11K＆＆J1J2J3Sd

1J

1K>C1QQJKCPRdSd984.2.4边沿型触发器一、COMS传输门边沿型触发器TG11TG3TG2TG4111DCPCPCPCPCPCPCPCPQQ▶工作原理CPDQn+1Qn00001000011111111000001111100011▶动作特点仅在CP由0→1的瞬间接收输入信号，其它时间输入信号的变化对触发器状态无影响。▶优缺点•抗干扰能力强，可靠性高。•功能简单。99二、维持阻塞触发器1、电路结构由基本RS触发器和维持阻塞电路组成。2、工作原理&&&&&&4321DCPQQ4321—置“0“维持线—置“1“阻塞线—置“0“阻塞线—置“1“维持线CPDQn+1Qn0000001111110000011111▶特性方程100▶动作特点在CP由0→1时，触发器按输入信号改变状态，在CP=1期间，即使输入信号改变，由于维持阻塞的作用，触发器的状态也不会改变，从而有效地提高了工作的可靠性。QCPD误动作否？▶时序图▶逻辑符号QQD

>cp4.3触发器的电路结构和逻辑功能间的关系触发器的逻辑功能和触发器的电路结构之间没有必然的联系，同一种逻辑功能的触发器可以由不同的电路结构类型，同一种电路结构的触发器可以做成不同的逻辑功能。4.2.5T及T‘触发器T：T=0时，维持；T=1时，计数。T’：仅有计数功能。1015.1概述5.2时序逻辑电路的分析方法5.3若干常用的时序逻辑电路5.4时序逻辑电路的设计方法第五章时序逻辑电路1025.1概述反馈电路将存储电路的输出状态反馈到组合逻辑电路的输入端，与输入信号一起共同决定电路的输出。时序逻辑电路的特点1、功能特点而且取决于上一个时刻的输出状态。包含组合逻辑电路、存储电路及反馈电路。任一时刻的输出信号不仅取决于此时刻的输入信号，2、电路特点1035.2时序逻辑电路的分析方法5.2.1同步时序电路的分析方法步骤：1.由逻辑电路写出各触发器的驱动方程；2.由驱动方程和特性方程求次态方程(状态方程)；3.由电路写输出方程；4.由次态方程、输出方程画出状态转换表或状态转换图；5.判断逻辑功能。104例：分析图示电路的逻辑功能。解：驱动方程：K0=1Q2Q1Q0Y1JQ1KQ>C11JQ1KQ>C11JQ1KQ>C1＆&1&CP∴次态方程为：105输出方程：次态方程：状态转换图：Q2Q1Q0Y000000100100011010001010111111015.2.2时序电路逻辑功能的描述一、状态转换图据次态方程和输出方程由电路原态求出电路次态。二、时序图cpQ2Q1Q0三、状态转换表5.2.3异步时序电路的分析方法本内容归放到异步计数器一节中介绍1065.3若干常用的时序逻辑电路5.3.1寄存器数码寄存器移位寄存器一、数码寄存器74LS175：QQ1D

>c1QQ1D

>c1QQ1D

>c1QQ1D

>c11cpRDQ3Q2Q1Q0D3D2D1D0并行输出并行输入(清0端)(寄存指令)CC4076:D3~D0:并行数据输入端；Q3~Q0：并行三态输出端；RD：直接置位端；ENA、ENB：输出控制端；ENAENB功能0011允许输出禁止输出(高阻态)LDALDB0001011保持功能接收输入数据LDA、LDB：数据输入控制端。107二、移位寄存器QQ1D

>c1QQ1D

>c1QQ1D

>c1QQ1D

>c1cpQ3Q2Q1Q0DiR串出(右移串入)(移位指令)▶左移移位寄存器QQ1D

>c1QQ1D

>c1QQ1D

>c1QQ1D

>c1cpQ3Q2Q1Q0DiL串出(左移串入)(移位指令)▶双向移位寄存器QQ1D>C1QQ1D>C1QQ1D>C1右左10874LS194A:S1、S0—方式控制：S1S000011011功能保持右移左移并行输入5.3.2计数器计数器就是每输入一个脉冲电路的状态改变一次，因此计数器不但可以对输入脉冲进行计数，还可以用于分频、定时、产生节拍脉冲等待。工作方式同步异步计数方式加法减法计数体制二进制十进制n进制一、同步计数器1、同步二进制计数器109▶加法

1JQ1KQ>C1

1JQ1KQ>C1

1JQ1KQ>C1＆＆

1JQ1KQ>C1＆＆&CPQ3Q2Q1Q0C驱动方程：状态方程：输出方程：110状态转换图：00000000100010000110010001000010010001110101001100101001011011000110101110011111时序图：☞

4位同步二进制加法计数器74161：RD—异步清零端0，清零，不计数；1，正常计数。RD=CPQ2Q1Q0Q3f1/2f1/16fC111Q3Q2Q1Q0CRDLD74161EPD3D2D1D0ET>CPD3~D0：预置数输入端；LD：预置数控制端(同步方式)，LD=0，接收预置数，即Q3~Q0=D3~D0；1，不接收预置数，计数器正常计数。利用这一功能，可使计数器的初态设定为任意值，如，计数器复位后状态转换图为：00000001…1111若要求状态转换图为：01100111…1111则可让D3~D0=0110，并令LD=0，在下一个CP脉冲作用下，0110被装入计数器，然后再让LD=1，于是计数器则按要求的状态进行。EP、ET：工作状态控制端：EPET01011控制功能保持保持并使C=0计数112▶减法与加法电路作同样分析可得：00000001…1111100▶可逆计数器▷单时钟十六进制加/减计数器74LS191：Q3Q2Q1Q0C/BSLD74191U/DD3D2D1D0

>CP1CP0S:使能端U/D:加减控制端，0，加法；1，减法U/D=CP0：串行时钟输出端:CP0=S(C/B)CP1即当：S=0，CP1=0时，CP0=C/B注：异步预置数方式

1JQ1KQ>C1

1JQ1KQ>C1

1JQ1KQ>C1＆＆

1JQ1KQ>C1＆＆&CPQ3Q2Q1Q0B113▷双时钟同步十六进制可逆计数器74LS193：Q3Q2Q1Q0CORDBO74193LDD3D2D1D0

>CPUCPD>CPU：加计数脉冲输入端;CPD:减计数脉冲输入端。异步方式接收预置数。2、同步十进制计数器▶加法QQ

1J

CP1K>QQ

1J

CP1K>QQ

1J

CP1K>QQ

1J

CP1K>&≥1&&&Q2Q1Q0Q3CCP驱动方程：114次态方程：输出方程：状态转换图：00000000100010000110010000110001110100001001111100111111101111000010101011110100▷同步十进制加法计数器74LS160：Q3Q2Q1Q0CRDLD74160EPD3D2D1D0ET>CP具有异步清零、同步预置数、保持等功能。115▶减法驱动方程：次态方程：QQ

1J

CP1K>QQ

1J

CP1K>QQ

1J

CP1K>QQ

1J

CP1K>&&&Q2Q1Q0Q3BCP&&116输出方程：状态转换图：0000110010100000111001100010100100000110001100010000010111101110011010110001011010100▶可逆计数器74LS190Q3Q2Q1Q0

C/BSLD74190U/DD3D2D1D0

>CP1CP0具有加、减计数、保持、同步预置数等功能。与二进制可逆计数器一样，十进制可逆计数器也有双时钟的，如：74LS192、CC40192等。117二、异步计数器1、异步二进制计数器1JQ1KQ>C11JQ1KQ>C11JQ1KQ>C1CPQ0Q2Q1000001010011100101110111减通道2、异步十进制计数器1JQ1KQ>C11JQ1KQ>C11JQ1KQ>C11JQ1KQ>C1＆CPQ2Q0Q1Q3驱动方程：118状态方程：