数学逻辑第七章

1第七章异步时序电路7.1异步时序电路的特点及模型7.2脉冲异步时序逻辑电路7.3中规模异步计数器的原理与应用27.1异步时序逻辑电路的特点及模型电路中没有统一的时钟脉冲。电路状态的改变必须考虑外部输入信号及对应存储器的时钟端或控制端有无信号作用。根据输入信号的不同，异步时序电路分为：一、异步时序逻辑电路的特点二、异步时序逻辑电路的分类1、脉冲异步时序电路2、电平异步时序电路3X1XKZ1Zmw1wrQ1Qr逻辑组合触发器脉冲型异步时序电路框图4电平型异步时序电路框图X1XKZ1ZmY1Yry1yr逻辑组合延迟线延迟线ττ57.2脉冲异步时序电路脉冲异步时序电路的分析方法和同步时序电路类似，惟一的区别是还需考虑一个时钟方程。7.2.1脉冲异步时序电路的分析1、列方程组2、根据方程组列出状态转换表3、作出状态图4、作出时序图(时间图、工作波形图）5、用文字描述电路的功能时钟方程、状态方程、激励方程和输出方程。6时钟方程：激励方程：状态方程：(1)列方程组JKQ1Q1JKQ2Q2JKQ3Q3CP“1”例1：试分析下列电路。7(2)列状态转换真值表110101100011010001

000Q3nQ2nQ1nQ3n+1Q2n+1Q1n+1CP3CP2CP1111时钟方程：状态方程：10000101101001101001111110008(3)作出状态图000001010011100101110111Q3nQ2nQ1n9Q1nQ2nQ3n12345CP678(4)作出时序图(5)描述电路功能该电路为一个八进制计数器/分频器。10例2：试分析下列电路。JKQ1Q1JKQ2Q2JKQ3Q3CP“1”时钟方程：激励方程：状态方程：(1)列方程组11111110101100011010001Q3nQ2nQ1nQ3n+1Q2n+1Q1n+1CP3CP2CP1000(2)列状态转换真值表时钟方程：状态方程：111000110001001100011101011012000001010011100101110111Q3nQ2nQ1n(3)作出状态图13Q1nQ2nQ3n12345CP678(4)作出时序图(5)描述电路功能该电路为一个八进制计数器/分频器。14DQ1Q1CPDQ2Q2DQ3Q3例3：试分析下列电路。时钟方程：状态方程：激励方程：(1)列方程组15时钟方程：状态方程：(2)列状态转换真值表111110101100010001000Q3nQ2nQ1nQ3n+1Q2n+1Q1n+1CP3CP2CP1011111000010001011100010101011116000001010011100101110111Q3nQ2nQ1n(3)作出状态图17Q1nQ2nQ3n12345CP678(4)作出时序图(5)描述电路功能该电路为一个八进制计数器/分频器。18例4：试分析下列电路。DQ1Q1CPDQ2Q2Z&&(1)列方程组19(2)列状态转换真值表11100100Q2n

Q1nQ2n+1

Q1n+1ZCP2CP1010001100101002000011110／0／0／0／1(3)作出状态图21(4)作出时序图(5)描述电路功能1234CPQ2nQ1nZ该电路在连续输入3个时钟脉冲后，输出一个脉冲。另外，状态“10”形成一个无效循环，开机后若进入“10”则会死机。应加复位电路或修改控制方程，以便开机后能自动进入有效循环。227.2.2脉冲异步时序逻辑电路的设计脉冲异步时序逻辑电路的设计方法与同步时序逻辑电路相似，惟一不同的是要把触发器的时钟端作为激励输入来考虑。1、作状态图和状态表；2、状态化简；3、状态编码；4、求出激励函数、时钟函数和输出函数；5、检查能否自启动；6、画电路图。23注意问题(1)n个输入信号线只有n个组合，分别对应各自单独出现脉冲的情况，其他都是无关条件；(2)为每个触发器确定时钟信号；确定原则：触发器状态有变化时，时钟信号必须为1；触发器状态不变时，时钟信号可以为0，也可以为1。在时钟信号表达式比较简单的情况下尽可能使其为0，以使得激励端为无关项，有利于激励函数的化简。(3)状态分配时，同一现态在不同输入下的次态并不要求逻辑相临。24例1：用D触发器设计一个脉冲异步电路，该电路有三个输入端x1、x2、x3，一个输出端Z。当且仅当输入为x1-x2-x3序列时，输出Z由0变为1；仅当又出现一个x2脉冲时，输出Z才由1变为0。典型的输入、输出波形如图所示：x1x2x3Z25(1)作原始状态图和状态表设四个状态，它们分别表示如下的意义：B表示收到有效输入“x1”；C表示收到有效输入“x1-x2”；D表示收到有效输入“x1-x2-x3”。A表示初始状态；26A/0D/1C/0B/0x1x2x3x2x2x3x1x3x1x2x1x327由状态图可得状态表：ABA

A

0BBC

A

0CBA

D

0DDA

D

1次态输出

现态x1x2x3Z28(2)状态化简由状态转换图和状态转换表可知：已是最简。(3)状态分配由原则1：AB、AC、BC、AC、AD、CD、AB、CD应该分配相临的编码；由原则3：AB、AC、BC应该分配相临的编码；一种编码分配方案为：A=00，B=01，C=11，D=10则状态转换表为：29000100

00

001011100

0110100

10

010100010

1次态输出

现态x1x2x3Z30(4)求时钟方程、激励方程和输出方程输出方程为：000100

00

001011100

0110100

10

010100010

1次态输出x1x2x3Z现态31000100

000010111000110100

10010100010

1次态输出x1x2x3Z现态010011011010d0dd00d10d0d10110100x3x2x110110100x3x2x1求和32求和000100

000010111000110100

10010100010

1次态输出x1x2x3Z现态10110100x3x2x110110100x3x2x111011010110100d00d0d10d133&&&&&11x1x2x3D2D1Zy2y1CP2CP1Q2Q2Q1Q1(5)画电路图34例2：试用JK触发器设计一个异步六进制加法计数器。(1)做六进制加法计数器的状态图和状态表000001010101100011/0/0/0/0/0/135000001000101000100110011100010010101010001110dddd111ddddQ3nQ2nQ1nQ3n+1Q2n+1Q1n+1Z36(2)求出激励函数、时钟函数和输出函数000001000101000100110011100010010101010001110dddd111ddddQ3nQ2nQ1nQ3n+1Q2n+1Q1n+1ZQ2nQ1n0001111001001d000dQ3nZ37000001001010010011011100100101101000110ddd111dddQ3nQ2nQ1nQ3n+1Q2n+1Q1n+1求CP1、J1和K11010110100Q3Q2Q1CP1dd1111111010110100Q3Q2Q1J1K1ddddd11d1dd1d11d38000001001010010011011100100101101000110ddd111dddQ3nQ2nQ1nQ3n+1Q2n+1Q1n+1求CP2、J2和K21010110100Q3Q2Q1CP21010110100Q3Q2Q1J2K2dd111000dddd0dd11ddddddd39000001001010010011011100100101101000110ddd111dddQ3nQ2nQ1nQ3n+1Q2n+1Q1n+1求CP3、J3和K31010110100Q3Q2Q1CP31010110100Q3Q2Q1J3K3dd111000ddddd11d0ddddddd40Q3nQ2nQ1nQ3n+1Q2n+1Q1n+1CP3CP2CP1Z110111(3)检查能否自启动1110000041JQ3Q3KJQ2Q2KJQ1Q1KCPZ1&(4)画电路图42CPQ0Q1Q2例3：试用上升沿触发的D触发器设计一个5进制加法计数器，并已知时序图如下：由时序图可见：由此可作下列状态转换真值表：430000010010