第三章组合逻辑电路

优选第三章组合逻辑电路目前一页\总数一百二十六页\编于二十二点作业3-13-23-43-93-293-153-273-183-303-323-347目前二页\总数一百二十六页\编于二十二点本章内容第八节常用中规模集成组合逻辑模块之五数值比较器第七节常用中规模集成组合逻辑模块之四算术运算电路第六节常用中规模集成组合逻辑模块之三数据选择器第五节常用中规模集成组合逻辑模块之二译码器第四节常用中规模集成组合逻辑模块之一编码器第三节组合逻辑电路中的竞争冒险第二节用小规模集成电路(SSI)实现组合逻辑电路的设计第一节组合逻辑电路的分析7目前三页\总数一百二十六页\编于二十二点第一节组合逻辑电路的分析一、组合逻辑电路的特点及逻辑功能描述zi=f(x1,x2,…,xn)(i=1,2,…,m)组合逻辑电路的一般框图工作特征:在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。结构特征:1、输出、输入之间没有反馈延迟通路2、不含记忆单元7目前四页\总数一百二十六页\编于二十二点二、组合逻辑电路的分析方法2.组合逻辑电路的分析步骤：（1）由逻辑图写出各输出端的逻辑表达式；（2）化简和变换逻辑表达式；（3）根据化简或变换后的逻辑表达式列出真值表；（4）根据真值表或逻辑表达式，经分析最后确定其功能。根据已知逻辑电路，经分析确定电路的的逻辑功能。1.组合逻辑电路的分析要解决的问题所谓逻辑电路是指由一些基本逻辑符号以及它们之间的连接线构成的电路。7目前五页\总数一百二十六页\编于二十二点例3-1组合逻辑电路如图所示，分析该电路的逻辑功能。解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。（2）化简与变换：7目前六页\总数一百二十六页\编于二十二点（3）由表达式列出真值表。（4）分析逻辑功能：

当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。7目前七页\总数一百二十六页\编于二十二点第二节用小规模集成电路(SSI)实现

组合逻辑电路的设计（1）逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；（2）根据逻辑描述列出真值表；（3）由真值表写出逻辑表达式;（5）画出逻辑图。（4）根据器件的类型,简化和变换逻辑表达式；2、组合逻辑电路的设计步骤

1、组合逻辑电路的设计要解决的问题：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。一、设计组合逻辑电路的一般方法7目前八页\总数一百二十六页\编于二十二点二、用小规模集成电路实现完全描述的组合逻辑电路设计

例3-2设计一个三人表决电路，结果按“少数服从多数”的原则决定,但是其中一个人有最终的否决权，即只要这个人不同意，这件事就不能通过，但是这个人如果同意了这件事，这件事也不一定能通过，还要看另外两个人的意见，结果按“少数服从多数”的原则决定。所谓完全描述，是指不含无关项的逻辑问题的描述，也就是所有输入变量的取值组合都有可能出现。7目前九页\总数一百二十六页\编于二十二点解：（1）约定：三个人的意见分别用字母A、B、C表示，表决结果用字母L表示。设同意用逻辑“1”表示；不同意用逻辑“0”表示。表决结果通过用逻辑“1”表示；没通过用逻辑“0”表示。同时约定A是那个有最终的否决权的人。（3）由真值表写出逻辑表达式：（2）列真值表：（4）卡诺图化简7目前十页\总数一百二十六页\编于二十二点（5）画出逻辑图如果，要求用与非门实现该逻辑电路，就应将表达式转换成与非—与非表达式：画出逻辑图如图所示7目前十一页\总数一百二十六页\编于二十二点设计举例：设计一个监视交通信号灯状态的逻辑电路如果信号灯出现故障，Z为1RAGZ目前十二页\总数一百二十六页\编于二十二点设计举例：1.抽象输入变量:红（R）、黄（A）、绿（G）输出变量：故障信号（Z）2.写出逻辑表达式输入变量输出RAGZ00010010010001111000101111011111目前十三页\总数一百二十六页\编于二十二点设计举例：3.选用小规模SSI器件4.化简5.画出逻辑图目前十四页\总数一百二十六页\编于二十二点所谓不完全描述，是指含有无关项的逻辑问题的描述。三、用小规模集成电路实现不完全描述的组合逻辑电路设计例3-3设计一个将余3码变换成8421BCD码的组合逻辑电路。解：（1）约定：用A3A2A1A0表示输入的余3码，用L3L2L1L0表示输出的8421BCD码。（2）根据题目要求，列出真值表。余3码中，0000，0001，0010，1101，1110，1111没有使用，所以在真值表中作为无关项处理。7目前十五页\总数一百二十六页\编于二十二点真值表7目前十六页\总数一百二十六页\编于二十二点（3）用卡诺图进行化简。（注意利用无关项）化简后得到的逻辑表达式为：7目前十七页\总数一百二十六页\编于二十二点（4）由逻辑表达式画出逻辑图。7目前十八页\总数一百二十六页\编于二十二点第三节组合逻辑电路中的竞争冒险一、静态冒险的定义二、静态冒险现象及其产生的原因三、判断静态冒险现象的方法四、静态冒险现象的消除方法五、动态冒险的定义7目前十九页\总数一百二十六页\编于二十二点概述在分析和设计组合逻辑电路时，认为输入信号、输出信号已经处于稳定电平，并没考虑输入变化瞬间的情况。为了保证系统工作的可靠性，应该考虑输入信号变化瞬间电路的工作情况。由于门电路存在延迟时间，在输入信号变化瞬间，电路的输出端口会出现尖峰脉冲，此时称电路出现了冒险。冒险静态冒险动态冒险：出现在二级电路中：出现在多级电路中：出现在二级与或电路中静态1冒险静态0冒险：出现在二级或与电路中7目前二十页\总数一百二十六页\编于二十二点静态1冒险：在组合逻辑电路中，如果输入变化前、后稳态输出1，而转换瞬间出现0的毛刺。一、静态冒险的定义静态0冒险：在组合逻辑电路中，如果输入变化前、后稳态输出0，而转换瞬间出现1的毛刺。静态1冒险静态0冒险7目前二十一页\总数一百二十六页\编于二十二点如：理想情况：实际情况：由于G1存在延迟，使A的下降沿滞后于A的上升沿，使得输出L出现高电平窄脉冲。二、静态冒险现象及其产生的原因7目前二十二页\总数一百二十六页\编于二十二点竞争：G2门的两个输入信号分别经过G1和A端两个路径在不同时刻到达的现象。冒险：由于竞争在输出端产生干扰脉冲的现象。注意：有竞争现象时不一定都会产生冒险。7目前二十三页\总数一百二十六页\编于二十二点其中一个先从0变1时，输出信号可能出现不应该出现的‘1’信号—静态0冒险

在一定的条件下，如果门电路的输出端表达式可等价于两个互补信号的相乘或相加，就会产生竞争冒险。其中一个先从1变0时，输出信号可能出现不应该出现的‘0’信号–静态1冒险三、判断静态冒险现象的方法7目前二十四页\总数一百二十六页\编于二十二点如果令

A＝C＝0，则有

该电路存在静态0冒险。

例判断逻辑函数

是否存在冒险。

解：7目前二十五页\总数一百二十六页\编于二十二点四、消去竞争冒险的方法1.发现并消除互补变量

A

B

C

1

&

L

B=C=0时

为消掉AA，变换逻辑函数式为

))((CABAL++=可能出现竞争冒险。AAF=BCBAACF++=7目前二十六页\总数一百二十六页\编于二十二点2.增加乘积项,避免互补项相加，

当A=B=1时当A=B=1时CBACL+=+ABAB

0

1

A

0

0

0

1

0

1

1

1

L

B

C

00011110

可能出现竞争冒险7CBACL+=目前二十七页\总数一百二十六页\编于二十二点3.输出端并联电容器

如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。4~20pF

现代数字电路或数字系统的分析与设计可以借助计算机进行时序仿真，检查电路是否存在竞争冒险。7目前二十八页\总数一百二十六页\编于二十二点动态1冒险：在组合逻辑电路中，如果输入变化前、后在稳态输出1之前，输出发生了三次变化，即出现0、1、0、1的变化序列。五、动态冒险的定义动态0冒险：在组合逻辑电路中，如果输入变化前、后在稳态输出0之前，输出发生了三次变化，即出现1、0、1、0的变化序列。动态1冒险动态0冒险7目前二十九页\总数一百二十六页\编于二十二点编码：赋予二进制代码特定含义的过程称为编码。如：8421BCD码中，用1000表示数字8如：ASCII码中，用1000001表示字母A等编码器：具有编码功能的逻辑电路。编码器的逻辑功能：能将每一个编码输入信号变换为不同的二进制的代码输出。如8线-3线编码器：将8个输入的信号分别编成8个3位二进制数码输出。

如BCD编码器：将10个编码输入信号分别编成10个4位码输出。第四节常用中规模集成组合逻辑模块

之一编码器8目前三十页\总数一百二十六页\编于二十二点编码器的分类：普通编码器和优先编码器。普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。普通编码器要求输入信号是互相排斥的变量，它们之间存在约束关系，因此使用中受到一些限制。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。8目前三十一页\总数一百二十六页\编于二十二点二进制编码器的结构框图1、普通二进制编码器一、普通编码器

2n个

输入

n位二进制码输出

一般而言，N个不同的信号，至少需要n位二进制数编码。N和n之间满足下列关系:2n≥N

8目前三十二页\总数一百二十六页\编于二十二点解：

（1）约定：信息有效用1表示，无效用0表示。4个信息分别用I0、I1、I2、I3表示，2位代码用A1、A0表示，且对应的关系为：信息I0的编码为00，信息I1的编码为01，信息I2的编码为10，信息I3的编码为11。

（2）真值表见表所示，因为有4个输入变量，所以真值表中共有16行，每行对应了一种变量取值组合，根据题目中的叙述，其中12种变量取值组合不会出现，所以视为无关项。例3-4试设计一个4线-2线编码器电路，可将4个信息编成2位代码，假设任一瞬间，4个信息必须有一个而且只能有一个处于有效状态。8目前三十三页\总数一百二十六页\编于二十二点（4）画出逻辑电路图（3）用卡诺图化简，得到输出表达式8目前三十四页\总数一百二十六页\编于二十二点2、二－十进制编码器——键控8421BCD码编码器设输入信号S0~S9代表十进制的十个数码0~9，低电平有效输出信号ABCD代表对应的8421BCD代码GS为控制使能端所谓二-十进制编码器是将十进制的十个数码0~9分别编成对应的8421BCD代码的电路。有输入信号有效时GS=1输入信号全部无效时GS=0（1）约定8目前三十五页\总数一百二十六页\编于二十二点（2）真值表8目前三十六页\总数一百二十六页\编于二十二点（3）输出表达式8目前三十七页\总数一百二十六页\编于二十二点（4）二－十进制编码器逻辑电路图8目前三十八页\总数一百二十六页\编于二十二点二、优先编码器1、优先编码器的定义与功能优先编码器的提出：实际应用中，经常有两个或更多输入编码信号同时有效。必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。8目前三十九页\总数一百二十六页\编于二十二点解：（1）约定：输入为高电平有效，信息有效用1表示，无效用0表示。4个信息分别用I0、I1、I2、I3表示，2位代码用A1、A0表示，且对应的关系为：I0的编码为00（左边为A1、右边为A0），I1的编码为01（左边为A1、右边为A0），I2的编码为10（左边为A1、右边为A0），I3的编码为11（左边为A1、右边为A0）。I0、I1、I2、I3的优先级依次升高。例3-5设计一个4线-2线优先编码器，任一时刻必须有一个输入有效，但允许多个输入同时有效。8目前四十页\总数一百二十六页\编于二十二点

（2）列真值表（3）化简写出表达式（4）逻辑电路图8目前四十一页\总数一百二十六页\编于二十二点2、二进制优先编码器集成电路芯片74X148引脚分布图逻辑符号逻辑示意图8目前四十二页\总数一百二十六页\编于二十二点74X148内部逻辑电路图8目前四十三页\总数一百二十六页\编于二十二点

GS为编码器的工作标志，低电平有效。当输入使能端EI为0（有效），编码器处于正常的工作状态时，I0～I7信号输入端至少有一个处于有效时，优先编码器工作状态标志GS为0，处于有效状态，表明编码器处于工作状态，当没有任何输入有效时，GS为1，处于无效状态。

EO为输出使能端，高电平有效。当输入使能端EI为1（无效）时，输出使能端EO为1（有效）。只有在EI为0（有效），且I0～I7信号输入端无任何一个处于有效时，EO输出0，处于它的无效状态。GS:GS=0indicatethatoneormoreinputsareactive.EO:EO=0indicatethatnoinputlineisactive.真值表8目前四十四页\总数一百二十六页\编于二十二点三、集成编码器的应用1、编码器的扩展串行扩展实现16线-4线优先编码器8目前四十五页\总数一百二十六页\编于二十二点真值表8目前四十六页\总数一百二十六页\编于二十二点2、组成8421BCD编码器8目前四十七页\总数一百二十六页\编于二十二点补充：集成优先编码器CD4532B8目前四十八页\总数一百二十六页\编于二十二点第五节常用中规模集成组合逻辑模块

之二

译码器译码器的分类：译码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号。(即电路的某种状态)概述译码器：具有译码功能的逻辑电路称为译码器。通用译码器显示译码器将一系列代码转换成与之一一对应的有效信号。把数字量翻译成数字显示器所能识别的信号的译码器。二进制译码器代码变换译码器常见的通用译码器：8目前四十九页\总数一百二十六页\编于二十二点1、二进制译码器的定义与功能例：设计一个2线-4线译码器。解法一：（1）约定：两个输入信号分别用A，B表示，四个输出信号分别用Y0、Y1、Y2、Y3表示，输出信号为低电平有效，AB=00对应Y0信号，AB=01对应Y1信号，AB=10对应Y2信号，AB=11对应Y3信号。（2）按上述约定列出真值表。一、二进制译码器8目前五十页\总数一百二十六页\编于二十二点真值表（4）逻辑电路图（3）输出表达式8目前五十一页\总数一百二十六页\编于二十二点解法二：（1）约定：两个输入信号分别用A，B表示，四个输出信号分别用Y0、Y1、Y2、Y3表示，输出信号为高电平有效，AB=01对应Y0信号，AB=00对应Y1信号，AB=11对应Y2信号，AB=10对应Y3信号。（2）按上述约定列出真值表。（4）逻辑电路图（3）输出表达式8目前五十二页\总数一百二十六页\编于二十二点二进制译码器的定义：

两个输入二进制数码的4种组合均有对应的输出信号。8目前五十三页\总数一百二十六页\编于二十二点例：3线—8线译码器输入输出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000目前五十四页\总数一百二十六页\编于二十二点2、典型的中规模集成电路芯片74X138引脚图逻辑符号逻辑示意图9目前五十五页\总数一百二十六页\编于二十二点内部逻辑电路图9目前五十六页\总数一百二十六页\编于二十二点74HC138集成译码器功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2输出输入A1A0G19目前五十七页\总数一百二十六页\编于二十二点当时LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2输出输入A1A0G19目前五十八页\总数一百二十六页\编于二十二点当时

以A2

A1

A0的顺序，A2为高位对最小项编号时，最小项m的下标与Y的下标一致；当以A0为高位时，最小项m的下标与Y的下标不再一致。9目前五十九页\总数一百二十六页\编于二十二点（三）二进制译码器的应用1．二进制译码器的扩展扩展实现4线-16线译码器9目前六十页\总数一百二十六页\编于二十二点真值表9目前六十一页\总数一百二十六页\编于二十二点~3线–8线译码器的含三变量函数的全部最小项。Y0Y7基于这一点用该器件能够方便地实现三变量逻辑函数。*2.实现多输出组合逻辑函数...当E3=1，E2=E1=0时9目前六十二页\总数一百二十六页\编于二十二点用译码器设计组合逻辑电路1.基本原理 3位二进制译码器给出3变量的全部最小项;n位二进制译码器给出n变量的全部最小项;对于任意函数，将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数目前六十三页\总数一百二十六页\编于二十二点解题方法1、首先假设一个输入变量为高位，将函数式变换为最小项之和的形式：

2、在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数。9目前六十四页\总数一百二十六页\编于二十二点假设A为高位例3-6试用74X138译码器和必要的门电路实现逻辑函数9目前六十五页\总数一百二十六页\编于二十二点例3-7某多输出组合逻辑函数的真值表如表所示，试用74X138译码器和必要的门电路实现该多输出组合逻辑函数。

解：9目前六十六页\总数一百二十六页\编于二十二点9目前六十七页\总数一百二十六页\编于二十二点

例3-8用一片74HC138实现函数首先将函数式变换为最小项之和的形式在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数。假设A为高位考虑若C为高位该作何处理？9目前六十八页\总数一百二十六页\编于二十二点3.二进制译码器可以作为数据分配器使用数据分配器：相当于多输出的单刀多掷开关，是一种能将数据分时送到多个不同的通道上去的逻辑电路。9目前六十九页\总数一百二十六页\编于二十二点（1）第一种方案：G2A作为数据输入端，Y0

Y1Y2

Y3

Y4

Y5

Y6

Y7作为数据输出端，A2AlA0作为地址选择信号。如图所示。

9目前七十页\总数一百二十六页\编于二十二点

在G2B=0、G1=1的前提下，74X138的输出的逻辑表达式变为：A2A1A0

000001010011100101110111G2A11111111G2A11111111G2A11111111G2A11111111G2A11111111G2A11111111G2A11111111G2A9目前七十一页\总数一百二十六页\编于二十二点（2）第2种方案：G2B作为数据输入端，Y0

Y1Y2

Y3Y4

Y5

Y6

Y7作为数据输出端，A2AlA0作为地址选择信号。如图所示。9目前七十二页\总数一百二十六页\编于二十二点（3）第3种方案：G1作为数据输入端，Y0Y1Y2

Y3

Y4

Y5

Y6

Y7作为数据输出端，反相输出，A2AlA0作为地址选择信号。如图所示。9目前七十三页\总数一百二十六页\编于二十二点二、代码变换译码器

例：二＿十进制译码器功能：将8421BCD码译成为10个状态输出。

引脚图逻辑符号逻辑图9目前七十四页\总数一百二十六页\编于二十二点74X42内部逻辑电路图9目前七十五页\总数一百二十六页\编于二十二点功能表十进制数BCD输入输出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL对于BCD代码以外的伪码（1010～1111这6个代码）Y0～Y9均为高电平。9目前七十六页\总数一百二十六页\编于二十二点三、显示译码器（一）七段数码显示器原理共阳共阴9目前七十七页\总数一百二十六页\编于二十二点（二）七段显示译码器74X48引脚图逻辑符号9目前七十八页\总数一百二十六页\编于二十二点逻辑电路图9目前七十九页\总数一百二十六页\编于二十二点与共阴数码管配合使用9目前八十页\总数一百二十六页\编于二十二点9目前八十一页\总数一百二十六页\编于二十二点第六节常用中规模集成组合逻辑模块

之三

数据选择器一、数据选择器的基本概念及工作原理数据选择的功能：在通道选择信号的作用下，将多个通道的数据分时传送到公共的数据通道上去的。数据选择器：能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，又称“多路开关”。n位地址选择信号10目前八十二页\总数一百二十六页\编于二十二点集成数据选择器模块引脚图逻辑符号10目前八十三页\总数一百二十六页\编于二十二点逻辑电路图逻辑示意图2个互补输出端8路数据输入端1个使能输入端3个地址输入端10目前八十四页\总数一百二十六页\编于二十二点输入输出使能选择YYGA2A1A0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD774LS151的功能表当G=1时，Y=0。

当G=0时10目前八十五页\总数一百二十六页\编于二十二点

当以A2为高位，A0为低位时，最小项编号mi的下标与Di的下标正好一致，这样便于记忆逻辑表达式。当以A0为高位，A2为低位时，下标不再一致。10目前八十六页\总数一百二十六页\编于二十二点二、数据选择器的应用（一）数据选择器的扩展1.选择数据位数的扩展用两片74X151组成二位八选一的数据选择器10目前八十七页\总数一百二十六页\编于二十二点2.数据通道源的扩展将两片74X151连接成一个16选1的数据选择器10目前八十八页\总数一百二十六页\编于二十二点*（二）实现单输出组合逻辑函数

例3-9试用8选1数据选择器74X151实现单输出组合逻辑函数解法一：①将要实现的逻辑函数转换成最小项表达式

此处要特别注意将逻辑函数写成最小项编号的形式时，要特别指明对最小项编号的方法，这部分的内容在讲解最小项的概念时已经强调过。②74X151的输出函数表达式为：=m3+m5+m6+m710目前八十九页\总数一百二十六页\编于二十二点④画出连线图，输入变量A、B、C接至数据选择器的地址输入端A2、A1、A0，即A=A2，B=A1，C=A0。输出变量接至数据选择器的输出端，即L=Y。如图所示。③比较Y与L，当

D3=D5=D6=D7=1D0=D1=D2=D4=0时，Y=L10目前九十页\总数一百二十六页\编于二十二点解法二：作出逻辑函数L的真值表

可知D3=D5=D6=D7=1

D0=D1=D2=D4=0

要实现的逻辑函数中的变量个数与数据选择器的地址输入端的个数相同，将变量与数据选择器的地址输入端一一对应即可。10目前九十一页\总数一百二十六页\编于二十二点例3-10试用8选1数据选择器74X151实现单输出组合逻辑函数如果要实现的逻辑函数中的变量个数与数据选择器的地址输入端的个数不同，不能用前述的简单办法。应分离出多余的变量，把它们加到适当的数据输入端。下面举例说明这种方法。解法一：10目前九十二页\总数一百二十六页\编于二十二点解法二：10目前九十三页\总数一百二十六页\编于二十二点例3-11试用4选1数据选择器74X153实现单输出组合逻辑函数：

解：10目前九十四页\总数一百二十六页\编于二十二点第七节常用中规模集成组合逻辑模块

之四算术运算电路一、加法器（一）1位加法器1.1位半加器10目前九十五页\总数一百二十六页\编于二十二点二进制数的运算

二进制数的算术运算(加、减、乘、除)1位二进制数算术运算多位二进制数算术运算10目前九十六页\总数一百二十六页\编于二十二点二进制加法1位二进制数的加法规则为:0＋0＝00＋1＝11＋0＝11＋1＝0(有进位)多位二进制数的加法:

求(11001010)B＋(11101)B解:被加数11001010加数11101进位＋)00110000和11100111则11001010＋11101＝11100111。由此可见,两个二进制数相加时,每1位有3个数参与运算(本位被加数、加数、低位进位),从而得到本位和以及向高位的进位。10目前九十七页\总数一百二十六页\编于二十二点1位二进制数减法规则为:1－0＝11－1＝00－0＝00－1＝1(有借位)多位二进制数的减法二进制减法求(10101010)B－(10101)B。

解:被减数10101010减数10101借位－)00101010差10010101则10101010－10101＝1001010110目前九十八页\总数一百二十六页\编于二十二点二进制乘法1位二进制乘法规则为:0×0＝00×1＝01×0＝01×1＝1多位二进制乘法:求(110011)B×(1011)B

解:被乘数110011乘数×)1011110011110011000000＋)110011积100011000110目前九十九页\总数一百二十六页\编于二十二点

二进制除法的运算过程类似于十进制除法的运算过程。

求(100100)B÷(101)B。

解:00011110110010010110001011101011二进制除法10目前一百页\总数一百二十六页\编于二十二点2.1位全加器AiBiCi-1SiCi0000000110010100110110010101011100111111真值表10目前一百零一页\总数一百二十六页\编于二十二点AiBiCi-1SiCi0000000110010100110110010101011100111111逻辑表达式10目前一百零二页\总数一百二十六页\编于二十二点逻辑电路图逻辑符号用半加器实现全加器10目前一百零三页\总数一百二十六页\编于二十二点设计一个能实现两个1位二进制数的全加运算和全减运算的组合逻辑电路，加减控制信号用M表示，当M=0时为全加运算，M=1时为全减运算。要求（1）用适当的门电路实现（画出逻辑电路图）。练习10目前一百零四页\总数一百二十六页\编于二十二点（二）多位加法器1.串行进位加法器10目前一百零五页\总数一百二十六页\编于二十二点定义两个中间变量Gi和Pi：Gi=AiBi

2.超前进位加法器

提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。定义第i位的进位信号（Ci）：Ci=Gi＋Pi

Ci-1

产生变量传输变量10目前一百零六页\总数一百二十六页\编于二十二点

4位全加器进位信号的产生：C0=G0+P0C-1

C1=G1+P1C0C1=G1+P1G0+P1P0C-1

C2=G2+P2C1

C2=G2+P2G1+P2

P1G0+P2

P1P0C-1

C3=G3+P3C2=G3+P3（G2+P2C1)=G3+P3G2+P3P2C1

=G3+P3G2+P3P2(G1+P1C0)

C3=G3+P3G2+P3P2G1+P3P2P1(G0+P0C-1)Ci=Gi＋Pi

Ci-1

[Gi=AiBi10目前一百零七页\总数一百二十六页\编于二十二点超前进位集成4位加法器74LS283（自学）引脚图逻辑符号带引脚名的逻辑符号逻辑图10目前一百零八页\总数一百二十六页\编于二十二点（三）集成加法器的应用1.加法器级联实现多位二进制数加法运算8位二进制数加法电路10目前一百零九页\总数一百二十六页\编于二十二点2.用74X283构成一位8421BCD码的加法器10目前一百一十页\总数一百二十六页\编于二十二点一位8421BCD码加法器10目前一百一十一页\总数一百二十六页\编于二十二点例3-12试采用74X283完成8421BCD码到余3码的转换。解：由于8421BCD码加0011即为余3码，所以其转换电路就是一个加法电路，如图所示。10目前一百一十二页\总数一百二十六页\编于二十二点一、1位数值比较器(设计)数值比较器：对两个多位数字进行比较（A、B），以判断其大小的逻辑电路。输入：两个一位二进制数A、B。

输出：FBA>=1，表示A大于BFBA<=1，表示A小于BFBA==1，表示A等于B第八节常用中规模集成组合逻辑模块

之五数值比较器10目前一百一十三页\总数一百二十六页\编于二十二点1位数值比较器BA=FBA>BA=FBA<ABBA+=FBA=一位数值比较器真值表10011001010101010000FA=BFA<BFA>BBA输出输入10目前一百一十四页\总数一百二十六页\编于二十二点二、2位数值比较器输入：两个2位二进制数

A=A1A0、B=B1B0能否用1位数值比较器设计两位数值比较器?比较两个2位二进制数的大小的电路当高位（A1、B1）不相等时，无需比较低位（A0、B0），高位比较的结果就是两个数的比较结果。当高位相等时，两数的比较结果由低位比较的结