数字抢答器 实验报告

西安邮电学院数字电路课程设计汇报书——数字抢答器学院名称：电子工程学院学生姓名：晁丹（31）专业名称：光电信息工程班级：0901实习时间：12月19日——12月30日课程设计题目：题目：数字抢答器任务和要求设计任务：设计一台可供4名选手参加比赛智力竞赛抢答器。用数字显示抢答倒计时间，由“9”倒计到“0”，具备：①无人抢答,锁定抢答②选手抢答，停顿计时，显示组号③犯规抢答报警功效。设计要求：(1)4名选手编号为：1，2，3，4。各有一个抢答按钮，按钮编号与选手编号对应，也分别为S1，S2，S3，S4。(2)给主持人设置一个控制按钮，用来控制系统清零和抢答开始。(3)抢答器具备数据锁存和显示功效。抢答开始后，若有选手按动抢答按钮，该选手编号立刻锁存，并在抢答显示器上显示该编号，同时提醒灯给出提醒，封锁输入编码电路，禁止其余选手抢答。抢答选手编号一直保持到主持人将系统清零为止。(4)抢答器具备定时10秒内抢答功效。当主持人按下开始按钮后，定时器开始倒计时，参赛选手在设定时间（10秒）内抢答有效，抢答成功，定时器停顿倒计时，抢答显示器上显示选手编号，定时显示器上显示剩下抢答时间，并保持到主持人将系统清零为止。(5)假如抢答定时已到，却没有选手抢答时，此次抢答无效。禁止选手超时后抢答，提醒灯亮，给出提醒，时间显示器显示0。(6)用555定时器产生频率为1Hz脉冲信号，作为定时计数器CP信号。总体方案选择1、方案介绍抢答电路：使用74ls75电路，当有些人抢答时，利用74ls75锁存，然后将选手编号送给74ls148进行编码，再送到74ls48译码后显示选手编号在数码管上，同时给计数器一个信号停顿计时。若选手是违规抢答，则再给报警灯一个信号，使灯亮。主持人电路：利用74ls161计数器作为倒计时芯片，当主持人按下抢答按钮时，74ls161被置九，同时将数码管清零，并开始倒计时，并经过74ls48译码器将即时时间进行译码，并送到数码管，显示此时时间。假如在9秒内有些人抢答，则计数器停顿倒计时，将锁存器锁存，禁止选手抢答，停顿倒计时。2、电路流程图电路流程图以下报警模块报警模块主持人秒脉冲锁存模块选手抢答控制模块计数器编码器译码器译码器整个电路如上图所表示，主要分为两部分，一个是倒计时部分，一个是抢答电路，其中抢答器电路由锁存器电路，编码器电路，译码器电路，数码管显示电路组成，倒计时电路由倒计时芯片，编码器电路，数码管显示电路，倒计时采取555秒脉冲作为时钟信号输入端。单元电路设计脉冲电路：脉冲电路由555提供，电路图以下：其作用是为定是电路提供定时脉冲。2、计时电路：该电路主要由74LS161组成，在161输出端再用非门把正计时转化成倒计时，接到由74LS48和数码管连而成显示部分。当选手抢答，锁存器锁存后，计数器停顿计时。若计数器倒计时到0时依然没有些人抢答，则停在0上，由主持人清零以后再继续抢答。此电路用来实现模10倒计数器，用同时置数法来实现，因为要求倒数，取反得到，比如显示9应为1001，所以在161上应为0110，取反后变成1001。当倒数到0后，还要有锁存功效，锁住电路，抢答无效。抢答电路该电路由74LS148优先编码器、74LS75D触发器、74LS48译码器和数码管组成。该电路完成两个功效：（1）分辨出参赛选手按键先后，锁存并显示优先抢答者组号；（2）使其余选手案件操作无效。总体电路图单元电路输入输出信号波形脉冲电路波形图：计时电路74LS161波形图：抢答电路74LS148波形图：分析和总结碰到问题及处理方法问题：一开始我倒计时电路即使能够显示出数字，不过倒计时出现数字次序却是：，而不是正常：锁存电路锁存后，无法清零。处理方法：我先检验了电路连接，确定电路正确，置数也正确，然后用四个灯检验了161计数器四个输出端，发觉输出信号是正确，然后再用两个灯，一个接在161一个输出端，另一个接在该输出端取非后在04芯片对应输出，理论上应该是一个灯亮，一个灯灭，而我发觉这两个灯是同时亮灭。原来是04芯片坏了，于是我重新接了一个04，这时倒计时终于正常了。经过推敲，我发觉锁存电路逻辑上存在问题，我开始时将锁存器E01和E23都接是低电平，所以它不受其它开关控制，无法清零。日后，我将四个选手开关与完后接到E01和E23上，当选手抢答时锁存，主持人结束此轮抢答后，选手将开关复位，这时，锁存器就不再锁存刚才选手编号了。总结此次实习非常有趣，老师让我们自己设计电路，自己连接，自己排错调试，动手性很强。一开始碰到问题时，我还不知所措，只能将板子拆掉重新连，没有利用老师给工具。日后在老师指导下，我渐渐学会了全方面思索，当出现错误时，我利用万用表检验电路，依照每个芯片功效不一样，不一样问题，不一样对待，比如计数那里出了问题，能够用几个灯来检验161芯片，依照灯亮灭来判断芯片是否有问题。另外，此次试验也培养了我们大胆质疑，小心求证态度。刚开始，我总怀疑自己电路逻辑有问题，而没有验证器材好坏，造成自己浪费了很多时间，日后排错中，我对各方面问题都考虑到了，不再盲目怀疑自己设计，这使我对完成这个试验愈加有信心，而且也节约了很多时间。参考文件数字电路逻辑设计（脉冲与数字电路第三版）数字电路与EDA实践教程西安邮电学院数字电路课程设计成绩判定表学生姓名晁丹班级/学号光电0901（31）负担任务试验室（单位）电路与电子技术基础教学部所在部门电子工程学院实施时间12月19日——12月30日详细内容第一周讲授数字电路设计方法及需要注意问题；选定题目，并设计电路，完成电路设计；电路仿真；领取元器件，开始组装电路；第二周组装电路;老师验收电路;写试验汇报；试验总结；成绩判定学习内容（40分）基本功效完成情况（25分）扩展功效完成情况（10分）其它（5分）接收单位评价（20分）实践能力（10分）学习态度（6分）学习纪律（4分）汇报判定（40分）汇报内容与实践过