RF-FPGASX50T芯片详细设计(版本号V2.13)

hSP5203文件编号修订hhh版本修改者安丰军安丰军修订内容创建此文件；修改为、根据和驱动的讨论以及收发链路处理流程的讨安丰军安丰军安丰军魏江博安丰军安丰军根据最新的程序修改文档；根据最新的程序修改文档：2、细化射滤波器组”和收滤波器组”；根据评审结果修改hh RF_FPGASX50T芯片的一级模块划分 -11-1.2RF_FPGASX50T芯片的内部功能模块结构图 -12- 重要资源使用情况说明 -15- - - - - -3.3.4ADC检波控制模块 -.23- 3.3.7SP5162时钟板本振控制模块 28-3.3.8AD9779A控制模块 -33- 3.3.10SP5161通路板控制接口模块 -34-发射功率自动校准模块 -35-hh发射本振自动控制模块 -38-3.3.13接收参考电平自动校准模块 -38-3.3.14发射BRAM数据源控制模块 -41-3.3.15DDR2访问仲裁控制模块 -42-发射链路自动开关模块 -43- VirtexFPGARocketIO复位设计 -47- 4.4重要资源使用情况说明 -50- - - - 重要资源使用情况说明 -65- hh - - - 重要资源使用情况说明 -71-7DDR2接口模块 -72- -重要资源使用情况说明 -76- hh SP5161通路板控制寄存器 -92-10.3.1SP5161通路板控制寄存器 -92-10.3.2SP5161控制接口读数据寄存器 -.93- 存器 -94-反馈补偿校准控制寄存器 -94-发射功率补偿控制寄存器 -94- .7发射功率自动控制基准功率 -95-馈值 -95- - - - - -10.4.15OUT口和IO口的固定差损值 -96-T DS 射功率50M带内补偿值 -97- h接收功率补偿控制寄存器 -97-10.5.3接收功率0dbfs基准值 -98- 馈值 -98- 接收功率自动设置补偿值 -99- - -10.5.12接收功率计算值 -100- 接收功率50M带内补偿值 -100- 控制寄存器 -101-频率寄存器 -101-频率寄存器 -101- 7.1FLASH地址寄存器 -102-10.7.2FLASH写数据寄存器 -103-10.7.3FLASH读数据寄存器 -103-10.7.4FLASH操作控制寄存器 -103- hhIIC 104-IIC使能启动寄存器 -105-IIC 105- 10.10.1AD9779ASPI数据寄存器 -105-10.10.2AD9779ASPI使能启动寄存器 105-10.10.3AD9779ASPI状态寄存器 -105- LO流补偿控制寄存器 -106-LO器值 -106-LO 06-10.12数字域增益控制寄存器 -106-10.12.1发射增益调整控制寄存器 -106-10.12.2发射增益调整寄存器值 -107-LO 07-Q 10.13.1IQ平衡控制寄存器 107-10.13.2IQ平衡寄存器值 -107-10.13.3IQ平衡固化值 -108-CO 1VCO小数分频控制寄存器 -108-10.14.2VCO小数分频参数N -108-10.14.3VCO小数分频参数P -108-10.14.4VCO小数分频参数Q -108-10.15AD7680控制模块寄存器 -109-AD680控制寄存器 -109-AD680数据寄存器 -109- 10.16.1ADS62C15SPI数据寄存器 -109-10.16.2ADS62C15SPI使能启动寄存器 -109-hh10.16.3ADS62C15SPI状态寄存器 -110-10.17SP5162时钟板控制寄存器 -110-10.17.1SP5162时钟板控制寄存器 -110- 10.18.1发射Bram控制寄存器 -110- 10.19.1接收Bram控制寄存器 -111- 发射内部DDS控制寄存器 -112- 10.21.1DUCDDS控制寄存器 -112- 10.22.1DDCDDS控制寄存器 -.113- 10.23.1功率自动控制开关 -113- 10.24.1芯片状态寄存器 -113-10.25模拟补偿滤波器模块 -114-10.25.1模拟补偿滤波器控制寄存器 -114-10.25.2模拟补偿滤波器系数 -114- DDR 114-DDR接收地址寄存器 -115-DDR发射地址寄存器 -115-hADF001模块寄存器 -116-10.27.1ADF4001状态寄存器 -116-10.28滤波器模式控制寄存器 -116-10.28.1滤波器模式控制寄存器 -116- 10.29.1GTP链路检测寄存器表 116-hh1芯片简介芯片是北京星河亮点通信软件有限责任公司研发的芯片，使用美国实现，应用于自主研发的射频模块。芯片主要应用于北京星河亮点通信软件有限公司开发的高端综合测试仪发送链路的控制补偿、接收发送链路的数字信号处理、上位机通过接口实现的控制功能、和基带板的数据交互等功能。芯片按功能可以划分为下列个一级模块：制；并对的其他一级模块及外围芯片进行控制；作为主控模块完成反馈补偿hhADC9779A射ADC9779A链路QI发射链路信号处理模块QIIIIIIIIGTPRXData数字域增益调整数字上变频IIIIIIIGTPRXData数字域增益调整数字上变频发射功率补偿LO直流补偿FIR滤波器组数据源选择GTP收发模块IQ平衡QQQQQQQQQQQQQOPADC7680LBU制模块TMPLBU制模块TMP141HEATERFLASH(直流/正弦/调制)Combinerclk3clk33m_inRSTCLK33MCLK_M时钟、RST控制LBUS译码模块模块VCOrsVCOrst_in400A时钟板LocalB400A时钟板IIIIIIIGTPTXDataFIR滤GTPTXDataFIR滤波器组接收功率补偿模拟补偿滤波器GTP收发模块频QQQQQQQ接收链路信号处理模块IQADS62C15链路图芯片内部模块结构图h主时钟域33M时钟域DDR时钟域h主时钟域33M时钟域DDR时钟域2时钟复位控制模块号和驱动的控制命令生成内部各模块以及外围芯片所需的时钟以及复位信号，不同时钟域的复位信号的同步化处理，时钟状态的检测等。参阅《芯片概要设计》相关章节。发发射链路信号处理模块接收链路信号处理模块clk_m_in&rst_m_inclk_ddr_in&rst_ddr_inLBUS控制模块mgt_dcm_lockedclk_m_in&rst_m_invco_dcm_lockedclk_Rf_out_pclk_m_inOBUFDSclk_Rf_out_nclk_mgt1_refpRocketIO收发模块INIT_CLKclk_m_in&rst_m_inclk_33m_in&rst_33m_inddr_dcm_lockedclk_ddr_in90ddr_dcm_lockedclk_iodelay_refclk_m_in&rst_m_in接口模块时钟/复位控制模块clk_mgt1_refnRocketIORocketIO时钟域注：图中未详细标出的模块都应该工作在主时钟域下图hhhdcmmBUFGBUFGrst_syncclkclk_ddr2_refpll_ddr2dcm_ddr_rstddr2_pll_lockedclk_ddr_inclk_iodelay_refrst_ddr_inBUFGBUFGrst_syncclkclk_vco_mclk_m_inBUFG11'b1rst_syncrst_m_in2.3.1模块：用打四拍后输出，模块名称，接口定义如下表：表接口定义信号名信号名称位宽类型待同步化的复位输入信号入同步化后的复位输出信号hhh3控制模块该模块为一级模块，名称为。主要完成侧对内部寄存器、参阅《芯片概要设计》相关章节。接收链路信接收链路信号处理模块LBUS控制模块发射链路信号处理模块时钟板接插件FLASHLBUS译码模块RF通路板接插件时钟/复位控制模块SPI控制口RocketADS62C17块ADC检波控制模块温度监控模块FLASH接口模块小数分频模块反馈补偿控制模块时钟板控制模块ADC7680TMP141HEATERIO接收模块RF通路板控制模块RocketIO发送模AD9779ASPI控制口400AVCOLocalBUS控制模块分为图控制模块结构框图hhhhh码模块：该二级模块的主要功能是和通过的连接，、板、频踪板的控制；对clk_33m_inADDR_VLDS_WRDNS_DATAS_DATA_VLDADIO[15:0]delay_ADDR_VLDValid_ADDRRAMData_inBAR_1_RDBAR_1_WRRamDatahcyclecycle1cycle2cycle3cycle4cycle5cycle6cycle7cycle8cycle9ADDRADDRDATA_OUTXXXXA图控制接口读操作时序hclk_33m_inADDR_VLDS_WRDNS_DATAS_DATA_VLDADIO[15:0]delay_ADDR_VLDValid_ADDRRAMData_inBAR_1_RDBAR_1_WRRamDatahcyclecycle1cycle2cycle3cycle4cycle5cycle6cycle7cycle8cycle9ADDRADDRDATA_INEG图控制接口写操作时序小数分频电路，和外部器件一起作用生成表址寄存器格式描述表址寄存器格式描述寄存器名称－－主时钟，包含一个二级模块功能描述小数分频参数；小数分频参数；小数分频参数；hh当更新二级模块的、、参数，重新锁定生成主时钟。二级模块表接口定义信信号名称位宽类型说明外部参考时钟输入主时钟输入主时钟频率的整数部分主时钟频率的小数部分主时钟频率小数位数(应固定为鉴相器输出锁定指示内主要完成小数分频和鉴相器两部分功能，连同外部的环路滤波器和定的频率。小数分频电路有三个参数，其中是输出频率的整数，是输出指出频率的小数，是输出频率的精度的倒数。例如：输出频率为，则＝，EE+量化延时延时++UVYhh图小数分频实现示意图图鉴相器实现示意图小数分频模块主要信号时序如下图所示：000J?000J?00smpfiltercoefmpfiltercoefmpfiltercoefmpfiltercoefmpfiltercoefmpfiltercoeffilterflashcount[14:10]filterflashcount[9:0]＝10'h010rf_comp_filter_flash_start<=1'b1rf_comp_filter_flash_start<=1'b1rf_comp_filter_flash_startppfilterflashstart<=1'b1rf_comp_filter_flash_startmpfiltercoefmpfiltercoefbrfcompfiltervcoaddrrfcompfilterflashcountrf_comp_filter_vco_addr=vco_para_n-10'd80;LED[0]——Rsv；LEDJW示灯，闪烁表示正常；图小数分频模块主要信号时序图hh问和对外部都将温度设为度。包含一个二级模块；相关寄存器如下表所示：表温度控制相关寄存器表功能功能描述温度控制门限值实际温度值寄存器格式描述－－寄存器名称温度控制寄存器温度门限寄存器温度状态寄存器址当温度控制寄存器的为时，二级模块启动温度控制功能，循环读取位于板上的的温度表示值，与温度门限寄存器设定的温度门限进行比较，高于软件查询。二级模块的接口定义如下表：表接口定义信信号名称位宽类型温控使能信号读寄存器得到温度表示值温度门限寄存器设定的温度门限值三态数据总线输入三态数据总线输出数据总线三态控制温度监控模块主要信号时序如下图所示：至少11μs354μs复位无s长48.9至少11μs至少11μs354μs复位无s长48.9至少11μs写1无至少11μs短11.8μs，最长17μs写0无从swd接收数据,接收到最0，判断为1至少11μs短11.8μs，最长17μs读swdwcountenabledoneswdrswdwcountenabledoneatmp_controlobject_wenduegdatahcycle0cycle1cycle2cycle3cycle4cycle5cycle0cycle1cycle2cycle3cycle4cycle5cycleN+1+2+3温控芯片五种操作6'h006'h016'h016'h016'h1f6'h206'h1d6'h1e温控芯片五种操作后续操作拉低时间操作类型高电平时间后续操作拉低时间复位/开始/写0/写1忙/闲信号cycleN+2cycleN+1cycle0cycle1cycle2cycle3cycle4cycle5cycleN至cycleN+2cycleN+1cycle0cycle1cycle2cycle3cycle4cycle5cycleN至少11μscycleN+3开始无从器件将从器件将swd管脚拉低以返回0，否则返回16'h006'h016'h016'h016'h1f6'h206'h306'h316'h00cycleNcycleNcycleN+1+2+3温控模块使能加热电阻使能，当读取温度小于目标温度，加热16'h3700(55℃)16'h3600cycle3cycle416'h380016'h3000cycleNcycle2cycle5cycle0cycle1图温度控制模块主要信号时序图检波控制模块，主要完成对功率检波器件的控制；包含一个二级模块表址检波控制相关寄存器表寄存器名称寄存器格式描述功能描述－检波器功率值脉冲，启动一次功率检波操作(注意：当接收功率补偿校准有效时，由逻辑)。二级模块启动功率检波hh功率检波启动信号功率检波启动信号功率检波反馈功率值功率检波反馈功率值有效表接口定义信号名称类型检波控制模块主要提供对的访问，该的时钟最高速率为，计划实际使用在接口上提供给，为尽量消除测量误差，每次测量读取次口数据，每次测量需要的时间是。检波控制模块主要信号时序如下图所示：cyclecyclecyclecycle3cycle4cyclecycleNcycleNcycleNcycleNcyclecyclecyclecycle3cycle4cyclecycleN07FC07FD07FC07FD00000001新新时隙0——Power时隙0——PowerDown时隙1——PowerUP时隙2——1stRead时隙3——2ndReadpower_count[12:9]无无power_count[8:4]=5'h7~5'h1无无power_count[8:4]=5'h7~5'h16power_count[8:4]=5'h7~5'h16power_count[8:0]==9'h7Bpower_count[8:0]==9'h3B~power_count[8:0]==9'h1BBpower_count[8:0]==9'h3B~power_count[8:0]==9'h1BBpower_count[8:0]==9'h3B~power_count[8:0]==9'h1BB图检波控制模块主要信号时序图hh3.3.5表接口模块主要提供的读、写、片擦除、扇区擦除功能。包含一个二级模块接口模块相关寄存器表寄存器格式描寄存器格式描述功能描述－的地址高－驱动写的数据－驱动读的数据：：寄存器名称地址寄存器地址寄存器写数据寄存器读数据寄存器操作控制寄存器操址写操作，将写数据寄存器的数值写入地址寄存器指定的地址空间内；片擦除操作，将的全部地址空间的内容变为’；扇区擦除操作，根据地址寄存器()确认指定的扇区，将该扇区内的全部地址空间的内容变为’。h操作控制寄存器的指示目前二级模块的接口定义如下表：表接口定义h信号名称信号名称位宽类型说明接口数据输入数据总线三态控制数据输出操作地址写操作指示读操作指示片擦除操作指示扇区擦除操作指示读返回数据写操作结束写操作结束片擦除操作结束扇区擦除操作结束忙指示hhwr/wr/rd/er/er_sw_start/r_start/e_start/e_start_sflash_op_countflash_op_enwf/rf/ef/ef_scycleNcycleNcycleN+1+2+3写/读/片擦除/扇区擦除起始信号3C3D00写/读/片擦除/扇区擦除结束信号cycle3cycle40001cycleNcycle0cycle1cycle2cycle56'h00片擦除/扇区擦除时隙flash_op_count6'd0~6'd46'd56'd66'd7~6'd86'd96'd106'd116'd12~6'd136'd146'd156'd166'd17~6'd186'd196'd206'd216'd22~6'd236'd246'd256'd266'd27~6'd286'd296'd306'd316'd32~6'd336'd34控制信号赋值ce=1/oe=1/we=1/reset=1ce=1/oe=1/we=1/reset=1ce=0/oe=1/we=1/reset=1ce=0/oe=1/we=0/reset=1ce=0/oe=1/we=1/reset=1ce=1/oe=1/we=1/reset=1ce=0/oe=1/we=1/reset=1ce=0/oe=1/we=0/reset=1ce=0/oe=1/we=1/reset=1ce=1/oe=1/we=1/reset=1ce=0/oe=1/we=1/reset=1ce=0/oe=1/we=0/reset=1ce=0/oe=1/we=1/reset=1ce=1/oe=1/we=1/reset=1ce=0/oe=1/we=1/reset=1ce=0/oe=1/we=0/reset=1ce=0/oe=1/we=1/reset=1ce=1/oe=1/we=1/reset=1ce=0/oe=1/we=1/reset=1ce=0/oe=1/we=0/reset=1ce=0/oe=1/we=1/reset=1ce=1/oe=1/we=1/reset=1ce=0/oe=1/we=1/reset=1ce=0/oe=1/we=0/reset=1ce=0/oe=1/we=1/reset=1写操作时隙数据总线赋值addr_test20'h0055520'h002AA20'h00555地址总线赋值无16'h00AA16'h005516'h00A0读操作时隙flash读操作时隙flash_op_count6'd0~6'd46'd5~6'd66'd7~6'd86'd9~6'd126'd136'd14~6'd63控制信号赋值ce=1/oe=1/we=1/reset=1ce=1/oe=1/we=1/reset=1ce=0/oe=1/we=1/reset=1ce=0/oe=0/we=1/reset=1ce=0/oe=1/we=1/reset=1ce=1/oe=1/we=1/reset=1地址总线赋值无20'h00555ReadDataaddr_test数据总线赋值addr_test无flash_op_count6'd0~6'd46'd56'd66'd7~6'd86'd96'd106'd116'd12~6'd136'd146'd156'd166'd17~6'd18控制信号赋值ce=1/oe=1/we=1/reset=1ce=1/oe=1/we=1/reset=1ce=0/oe=1/we=1/reset=1ce=0/oe=1/we=0/reset=1ce=0/oe=1/we=1/reset=1ce=1/oe=1/we=1/reset=1ce=0/oe=1/we=1/reset=1ce=0/oe=1/we=0/reset=1ce=0/oe=1/we=1/reset=1ce=1/oe=1/we=1/reset=1ce=0/oe=1/we=1/reset=1ce=0/oe=1/we=0/reset=16'd196'd206'd6'd196'd206'd216'd22~6'd236'd246'd25~6'd63reset=1ce=1/oe=1/we=1/reset=1ce=0/oe=1/we=1/addr_testdatresetaddr_testdatce=0/oe=1/we=0/reset=1ce=0/oe=1/we=1/reset=1addr_test无ce=1/oe=1/addr_test无reset=1接口模块信号时序图数据总线赋值addr_test20'h0055520'h002AA20'h0055520'h0055520'h002AA20'h00555(片擦除)；扇区地址(扇区擦除)；地址总线赋值无16'h00AA16'h005516'h008016'h00AA16'h005516'h0010(片擦除)；16'h0080(扇区擦除)；3.3.6表录一”。时钟板控制模块完成对频综板上数阻电位器的控制；包含一个二级模块时钟板控制模块相关寄存器表寄存器格式描述寄存器格式描述功能描述－存储命令数据－使能启动传输寄存器名称数据寄存器使能启动寄存器状态寄存器址操作，将当使能启动寄存器的由变成时，检测到该上升沿，启动一次数据寄存器的数值写入频综板上的数阻电位器；使能启动寄存器的由变成时，检测到该上升沿，启动一次写读操作，读取数据存放在状态寄存器供软件读取(目前读功能不能实现，因频综板数据线后使用了三极管升压电路，数据只能单向传输)。二级模块的接口定义如下表：hWRmainWRmain_statewr_startack表h接口定义信号名称信号名称位宽类型说明应答信号写使能读使能行数据线输入行数据线输出串行数据线三态控制寄存器写数据寄存器读数据时钟板控制模块提供板上接口的数字电位计模块接口功能接口时钟频率时钟，由时钟分频得到。时钟线频率为上线使用了三极管升压电路，只支持单向写功能。readywrite_startctrl_write图数字电位计接口模块主要信号时序图时钟板本振控制模块完成对频综板上本振芯片的设置以及相对应的滤位于频综板上，发射和接收链路各由一个提供本振输出；计通过口设置这六个内部寄存器的值从而改变的输出频率由下式决定：hh图寄存器定义h本功能包含两个二级模块表频综板本振控制相关寄存器表h和，相关寄存器如下表所地址寄存器名称射频频率控制寄存器射频发射频率寄存器射频发射频率寄存器射频接收频率寄存器射频接收频率寄存器本振设置寄存器本振设置寄存器本振设置寄存器本振设置寄存器本振设置寄存器本振设置寄存器本振设置寄存器本振设置寄存器本振设置寄存器本振设置寄存器本振设置寄存器本振设置寄存器寄存器格式描述－－－－－－－－－－－－－－－－－功能描述发射本振频率接收本振频率接口芯片对应控制寄存器低接口芯片对应控制寄存器高接口芯片对应控制寄存器低接口芯片对应控制寄存器高接口芯片对应控制寄存器低接口芯片对应控制寄存器高接口芯片对应控制寄存器低接口芯片对应控制寄存器高接口芯片对应控制寄存器低接口芯片对应控制寄存器高接口芯片对应控制寄存器低接口芯片对应控制寄存器高h计计算本振控制寄存器高计算本振控制寄存器低计算本振控制寄存器高计算本振控制寄存器低计算本振控制寄存器高计算本振控制寄存器低计算本振控制寄存器高计算本振控制寄存器低计算本振控制寄存器高计算本振控制寄存器低计算本振控制寄存器高计算本振控制寄存器低本振设置结果寄存器本振设置结果寄存器本振设置结果寄存器本振设置结果寄存器本振设置结果寄存器本振设置结果寄存器本振设置结果寄存器本振设置结果寄存器本振设置结果寄存器本振设置结果寄存器本振设置结果寄存器本振设置结果寄存器当射频频率控制寄存器的由变成时，检测到该上升沿，启动一次频综板本振设置操作，根据射频频率控制寄存器的选择设置发射本振还是设置接收本振(－发射频率设置，－接收频率设置)，根据射频发射频率寄存器或者射频接收频率寄存器的数值，由二级模块计算出设置对应的所需要的六个寄存器口配置对应的。本振设置寄存器－本振设置寄存器原来是供软件设置对应寄存器，现在该部分功能由实现，这些寄存器保留做测试比对用；本振设置结果寄存器－本振设置结果寄存器为只读寄存器，存放二级模块根据本振设置频率计算得到的的对应寄存器值。二级模块hhh表接口定义本振频率改变开始脉冲本振频率计算所得对应的计算所得对应的计算所得对应的计算所得对应的计算所得对应的计算所得对应的信号名称位宽类型二级模块表接口定义信号名信号名称本振频率改变开始脉冲本振频率计算所得对应的计算所得对应的计算所得对应的计算所得对应的计算所得对应的计算所得对应的位宽类型下。hhclk0clk1cl2clk3clk4clk5clk6clk7clk8clk9clk10clk11clk12clk40clk41clk42clk70clk71clk72clk73clk7400开始计算6个寄存器值rf_freq_ctl_reg[0]counter123100开始计算6个寄存器值rf_freq_ctl_reg[0]counterfrequency_change_pulsefrequency_change_frequency_change_regfrequency_changeOKsyncsdin正在配置中第一个寄存器配置结束第二个寄存器配置结束D31D1DD31D1D0注：只画出了前两个寄存器的配置时序，后四个与前两个一致图接口模块主要信号时序图控制模块完成对芯片接口的设置；相关寄存器如下表所示：表控制模块相关寄存器表功能功能描述存储命令数据寄存器名称数据寄存器使能启动器状态寄存器寄存器格式描述－－址had9779a_ctl_reg[15]flash_op_countad9779_op_enad9779_read_enad9779_op_endad9779_csbad9779_sdioad9779_sdoad9779_read_dataad9779a_state_reghclkclk0clk1cl2clk3clk4clk5clk6clk7clk8clk9clk10clk11clk12clk13clk14clk15clk16clk17clk18clk19clk20clk21clk22clk23clk24clk255'h16000102030405060708090A0B0C0D0E0F101112131415160A4A3A2A1D0[7:0]ad9779_read_dataD6D6[0:0]D5D5[1:0]D4D4[2:0]D3D3[3:0]D2D2[4:0]D1D1[5:0]D7D7[6:0]R/WA0D00h图h控制模块时序图块该二级模块主要通过控制外部的芯片(目前更换为)。目前对口的控制功能没有实现，主要通过管脚的默认赋值使用芯片的默认配置。；；；；；；3.3.103.3.10通路板控制接口模块完成对版本号的读取；相关寄存器如下表所示：通路板各级衰减器、合路器、功放的控制和表通路板控制接口模块相关寄存器表寄存器格式描述寄存器格式描述功能描述：寄存器名称板控制寄存器板读数据址当板控制寄存器的由变成时，检测到该上升沿，启动一次板接口操作；该二级模块对通路板发射通路的个衰减器、接收通路的个衰减器、合路器、相应的滤波器实行控制，接口使用自定义时序，如下图所示：hhSPSP5161通路板接口读时序图rf_clkrf_csrf_wrrf_addr[4:1]rf_data[5:1]SP5161通路板接口信号定义位宽类型说明1OUTPUTrf_cs,片选信号，高有效1OUTPUTrf_wr,读写控制信号，高写低读1OUTPUTrf_clk,送给CPLD的时钟，33M4OUTPUTRF通路板地址总线5INOUTRF通路板数据总线56788－14SP5161通路板接口实clk0clk1cl2clk3clk4clk5clk6clk7clk8clk9clk10clk11clk12clk13clk14clk15clk16clk17clk18clk19clk20clk21现时序图rf_board_ctl_reg[15]rf_att_op_count4'h00123456789ABCDEF0rf_att_op_enrf_ctl[2](rf_board_ctl[0])rf_ctl[3](rf_board_ctl[1])对应控制器件T_ATT1T_ATT2T_ATT3T_ATT4R_ATT1R_ATT2R_ATT3合路器控制RsvCPLDVersionSP5161通路板接口写时序图rf_clkrf_csrf_wrrf_addr[4:1]rf_data[5:1]SP5161通路板地址译码地址偏移01234信号名称rf_ctl[3]rf_ctl[2]rf_ctl[1]rf_addr[4:1]rf_data[5:1]addrWritedatacycle1cycle2cycle3cycle4cycle5cycle1cycle2cycle3cycle4cycle5readdataaddr图通路板控制接口模块时序图表功能描述：芯片使能，：板卡初始化状态，发射功率自动校准模块相关寄存器表寄存器名称寄存器格式描述板卡控制寄存器址hh：输出功率小数输出功率寄存器发射增益调整寄存器值－发射增益调整寄存器值－－－发射功率补偿控制寄存器发射频率补偿控制－－－发射功率补偿计算值；发射功率补偿计算值；－：发射频率补根据输出功率寄存器设定的输出功率，得到发射各级衰减器的设置，如下图所示：hhPref＝－3－Pout(OUT口)，Pref＝－3－Pout－out_inout_power_delta[14:8](IO口)，其中Pref[13:7]为相对功率整数部分，Pref[6:0]为相对功率小数部分；Sub1[6:0]＝Pref[13:7]－7'D31；Sub2[6:0]＝Pref[13:7]－7'D62；Sub3[6:0]＝Pref[13:7]－7'D93；Sub4[6:0]＝Pref[13:7]－7'd86－out_inout_power_delta[14:8]；其中tx_power_base_att1为频响，out_inout_power_delta[14:8]为OUT口和IO口输出功率差损值整数部分；TXATT1为1dbstep衰减器，衰减范围0－31，在自动功率设置中固定设置衰减值为频响；TXATT3衰减值为0或者31dbm；TXATT4衰减值为0或者31dbm；Pref为相对于－3dbm基准值各级ATT的衰减值之和，其中整数部分0~7db由数字域TXATTd负责，满8后向TXATT2进位由TXATT2负责衰减8db/16db/24db，满31后向TXATT4进位由TXATT4负责衰减31db，满62后向TXATT3进位由TXATT3负责衰减31db；小数部分由数字域TXATTd负责衰减；OUT口输出功率衰减器设置TXTXATT1tx_power_base_att1tx_power_base_att1tx_power_base_att1tx_power_base_att1tx_power_base_att1相对功率PrefPref为负值，不使用0dbm<=Pref<31dbm31dbm<=Pref<62dbm62dbm<=Pref<93dbm93dbm<=Pref功率输出Pout>－3dbm－3dbm>=Pout>-34dbm-34dbm>=Pout>-65dbm-65dbm>=Pout>-96dbm-96dbm>=PoutTXATTdPout＋3Pref[6:0]}Pref[6:0]}Pref[6:0]}Pref[6:0]}TXATT20Pref[9:7]x8Sub1[4:3]x8Sub2[4:3]x8TXATT300TXATT4000IO口输出功率衰减器设置需要考虑OUT口和IO口输出功率的差损值图发射各级衰减器设置关系图h发射功率补偿校准流程clk_33m_instarttx_power_change_entx_power_change_count000000000000000100026FFC6FFD6FFE0000tx_power_change_endtx_power_change_count[14:12]确定大的流程：000－读取RXATT和合路器状态，把合路器设置为环回状态，并计算出数字域衰减值ΔEd；001－校准5dbm基准值输出，迭代两次，并计算出ΔE0，在(tx_power_change_count[12:9]==4'he)&&(tx_power_change_count[8:0]==9'h2c)时赋值给txpower_comp_fb_datai和txpower_comp_fb_dataq；010－校准TXATT1衰减值，得到ΔE1；011－校准TXATT2衰减值，得到ΔE2；100－校准TXATT3衰减值，得到ΔE3；101－校准TXATT4衰减值，得到ΔE4，计算出数字域功率补偿值E＝ΔEd＋ΔE0＋ΔE1＋ΔE2＋ΔE3＋ΔE4，在(tx_power_change_count[12:9]==4'he)&&(tx_power_change_count[8:0]==9'h2c)时赋值给txpower_comp_fb_datai和txpower_comp_fb_dataq；110－设置TXATT为目标值，RXATT和合路器状态为000时读取的数值；tx_power_change_count[11:0]12'H10-12'H1512'tx_power_change_count[11:0]12'H10-12'H1512'H20-12'H2512'H30-12'H3512'H40-12'H4512'H50-12'H56{2'h0,10'h10}{2'h1,10'h10}{2'h2,10'h10}tx_power_flash_load_start有效，在Flash中读取{2'h3,10'h10}{3'h7,9'h1DC}操作得到RX_ATT1目前的设置，存到tx_power_rx_att1得到RX_ATT2目前的设置，存到tx_power_rx_att2得到RX_ATT3目前的设置，存到tx_power_rx_att3得到合路器目前的设置，存到tx_power_rx_sw把合路器状态设置为环回(5'H2)tx_power_flash_load_start有效，在Flash中读取“发射本振50M范围内频率偏差功率补偿值”，在flashread_finish有效时得到对应功率tx_power_flash_45M_datatx_power_flash_load_start有效，在Flash中读取“发射频响值”，在flashread_finish有效时得到对应功率tx_power_flash_base_att1tx_power_flash_load_start有效，在Flash中读取“衰减器设置补偿值”，在flashread_finish有效时得到对应功率tx_power_flash_comp_value“OUT口和IO口输出功率差损值”，在flashread_finish有效时得到对应功率out_inout_power_delta数字域功率补偿值E=ΔEd操作tx_power_change_count[14:12]＝3'B001时序操作tx_power_change_count[11:0]12'H0-12'H612'H10-12'H1612'H20-12'H2612'H30-12'H3612'H40-12'H4612'H50-12'H5612'H60-12'H6612'H70-12'H76{3'h1,9'h1}{3'h5,9'h1}{3'h7,9'h1D0}{3'h7,9'h1DC}{3'h7,9'h1EC}设置TXATT1，衰减值为tx_power_base_att1设置TXATT2，衰减值为3db设置TXATT3，衰减值为0db设置TXATT4，衰减值为0db设置RXATT1，衰减值为全衰设置RXATT2，衰减值为全衰设置RXATT3，衰减值为全衰设置SW，状态为环回tx_power_ad7680_start有效，启动一次功率检波；power_data_vld有效时得到功率检波反馈值tx_power_fb_value[15:0]tx_power_flash_load_start有效，根据功率检波反馈值tx_power_fb_value[15:0]，读取Flash中存放的“射频发射功率对应关系表”，在flashread_finish有效时得到对应功率tx_power_flash_value计算实际功率值和目标功率值(5dbm)的误差ΔE0数字域功率补偿值E=ΔEd＋ΔE0ΔE0赋值给赋值给txpower_comp_fb_datai和txpower_comp_fb_dataq，校准5dbm参考输出txtx_power_change_count[14:12]＝3'B010~tx_power_change_count[14:12]＝3'B101时序tx_power_change_count[11:0]设置TXATT1，3'B010时为实际衰减值，其余为tx_power_base_att1设置TXATT2，3'B011时为实际衰减值，其余为衰减值为3db设置TXATT3，3'B100时为实际衰减值，其余为衰减值为0db设置TXATT4，3'B101时为实际衰减值，其余为衰减值为0db设置RXATT1，衰减值为全衰设置RXATT2，衰减值为全衰设置RXATT3，衰减值为全衰设置SW，状态为环回tx_power_ad7680_start有效，启动一次功率检波；power_data_vld有效时得到功率检波反馈值tx_power_fb_value[15:0]tx_power_flash_load_start有效，根据功率检波反馈值tx_power_fb_value[15:0]，读取Flash中存放的“射频发射功率对应关系表”，在flashread_finish有效时得到对应功率tx_power_flash_value计算实际功率值和目标功率值(5dbm)的误差(3'B010得到ΔE1，3'B011得到ΔE2，3'B100得到ΔE3，3'B101得到ΔE4)数字域功率补偿值E=ΔEd＋ΔE0＋ΔE1＋ΔE2＋ΔE3＋ΔE43'B101时E赋值给赋值给txpower_comp_fb_datai和txpower_comp_fb_dataq，发射功率补偿值校准结束12'H0-12'H612'H10-12'H1612'H20-12'H2612'H30-12'H3612'H40-12'H4612'H50-12'H5612'H60-12'H6612'H70-12'H76{3'h1,9'h1}{3'h7,9'h1D0}{3'h7,9'h1DC}{3'h7,9'h1EC}{3'h5,9'h1}操作操作tx_power_change_count[14:12]＝3'B110时序操作tx_power_change_count[11:0]12'H0-12'H612'H10-12'H1612'H20-12'H2612'H30-12'H3612'H40-12'H4612'H50-12'H5612'H60-12'H6612'H70-12'H7612'HFFC设置TX设置TX设置TX设置TXATT1，实际衰减值ATT2，实际衰减值ATT3，实际衰减值ATT4，实际衰减值设置RXATT1，为tx_power_rx_att1值设置RXATT2，为tx_power_rx_att2值设置RXATT3，为tx_power_rx_att3值设置SW，为tx_power_rx_sw值产生tx_power_change_end信号，发射功率补偿校准结束图发射功率自动校准时序图级模块目前没有实现。hh接收功率补偿校准之前，需要在hh表接收参考电平自动校准模块相关寄存器表寄存器格式描寄存器格式描述：芯片使能，：板卡初始化状态，：输入功率小数接收功率补偿寄存器值－接收功率补偿寄存器值－接收功率补偿计算值；－接收功率补偿计算值；－地址寄存器名称板卡控制寄存器输入功率寄存器接收功率补偿控制寄存器功能描述根据输入功率寄存器设定的输入功率，得到发射各级衰减器的设置，如下图所示：ATT1_remain=7'd30-rx_power_base_att1;ATT2_remain=7'd30-rx_power_base_att2;rx_power_remain_rfatt12=ATT1_remain+ATT2_remain；SubPrefATTremainemainSum1[6:0]=rx_power_base_att1+rx_power_base_att2