控制系统频率特性测试讲座

控制系统

频率特性测试东南大学无线电系束海泉TEL:85121052E-mail:控制系统的数学描述微分方程传递函数状态方程一个简单机电系统的数学模型(1)dtGD2

dn375

dtdt

L

dt

LGD2=

M

(2)IR

+

E

+

L

dI

=

udn2

R

dn

375CC+将反电势E

和转矩M

用转速和电流变量表示：E

=

CeF

n;

M

=

CM

F

I可得到以转速n为变量的电动机的二阶微分方程:电压平衡方程转矩平衡方程(3)+

e M

n=

M

uLGD2375Cy

+

a1

y

+

a2y

=

bu系统的外部描述,表现为输入输出之间的微分方程系统,本例为二阶方程.(3)若采用系统的两个变量

电流

和

转速

I,n来描述,则为二元一阶方程组

(1)

(2)上述两个变量为系统的状态变量21nal

a11

a12

a22

l10

0

由(1),(2)两个一阶方程构成的方程组的解由系数矩阵决定:以实现各变量之间的解耦,以方便实现对各个变量的单独控制.通过选择状态变量(本例中为I,n),使成为对角矩阵实现解耦后系统的状态变量图微分方程的时间解－－系统的时域分析测量方法：冲击响应阶跃响应斜坡响应积分

积分脉冲响应阶跃响应

斜坡响应微分

微分随动系统的时间响应一阶二阶系统时域响应的评价指标上升时间峰值时间超调量调节时间稳态误差阻尼振荡…………频率特性频率特性与稳定性幅值裕度和相位裕度PID系统中常用的

PI环节频率特性与传递函数的关系F

(w

)H

(s)

H

(

jw

)

A(w

)频率特性可以用仪器测试获得电路系统和机电系统频率特性的测试方法--系统外部参数的描述方法瞬态测试法冲击响应测试分析稳态测试法点频，扫频测试频率特性测试东南大学 无线电系束海泉Tel:83792479Email:频率特性测试的知识准备制作频率特性测试仪需要准备的知识可分为下述两类：一，理解网络频率特性的概念，理论，力求了解较多的频率特性测试方法，各种方法的特点和它们适用的频率范围和适应对象。有关知识可参考电路分析和信号与系统类的书藉。二，从电子工程技术方面，需要了解频率特性测试方法和频率特性测试仪的有关知识，如频率逐点步进测试和扫频法测试的具体方法步骤，所需要的仪器设备，专用的频率特性测试仪，如网络分析仪和扫频仪的功能，种类，特点，方案构成，主要性能指标等。用于不同频率范围的频率特性测试仪，其实施方案往往大不相同。扫频仪和网络分析仪是专门用于网络频率特性分析的仪器，扫频信号源和频率合成信号源是其中的关键技术。频率特性的概念及应用电路系统的性能描述时域频域内部状态的描述------电路定律性能的外部描述------信号与系统理论频率特性的概念频率特性是以频率为变量描述系统特性的一种图示方法。频率特性测试仪用于系统的频率特性测试。频率特性测试方法是一种获得网络频率特性的实验方法。我们知道，当网络系统的电路结构和电路中的元件参数已知时，可以根据电路分析的方法，求得电路中各个状态变量，获得关于电路系统的完整信息。而在很多情况下，无法知道电路的详细结构，或无法获得电路中各个元件的准确参数，即所要分析的电路系统是属于“黑箱”或“灰箱”问题。对于单输入单输出的二端口网络系统，可以通过传输特性和反射特性来描述，对于低频电路网络，我们只关心电路系统的传输特性，它可以用传递函数H(s)来描述，系统的传递函数H(s)可以通过输入和零状态响应输出来求得，无需知道网络内部结构和参数等信息。实际上，我们只需考察s沿轴变化时的H(jω)，这就是系统的频率特性,它是H(s)的一种以频率为变量的图形描述方法，有着明显的物理意义,是实际中应用最多的系统特性的表示形式。由于采用这种描述时，无须知道网络内部结构和参数等信息，只需知道系统的输入与输出，而系统的输入输出又是可以通过测量来得到的，因而频率特性H(jω)有着重要的理论和实用价值，在工程实践和科学实验中都有着广泛的应用。通过测量网络的输入和输出经计算得到网络的H(jω)的方法，就是获得频率特性的实验测试方法。频率特性测试仪即为用于频率特性测试的仪器。频率特性H(jω)又称为频率响应或简称为频响函数，它是个复数，由幅值和相位两部分构成，分别称为幅频特性和相频特性.在很多情况下，只需要测量幅频特性。对于高频网络，有时还要测试它的反射特性。从频段上分，有高频，低频的分析仪。声和振动以及结构分析等，属低频。自动控制系统的分析领域属低频。可用低频的频率特性分析仪测试。亦有专门的用于系统特性分析的仪器。如很多电子仪器公司制造的动态分析仪。外部模型电路系统的频率特性测试------系统性能的外部描述方法------一种测试测量的实验方法频率特性与其他描述的关系频率特性的测试方法时域测量---动态测试法频域测量---稳态测试法频率特性的两种测试方法••一，沖激响应测试法系统的传递函数H(s)定义为零状态响应函数R(s)与激励函数E(s)之比

H(s)＝R(s)和E(s)分别是时域中的零状态响应函数r(t)和激励函数e(t)的拉氏变换式，H(s)是系统特性在复频域中的表述形式。当s=

j时，R(j)和E(j)分别是响应和激励的傅立叶变换式，H(j)即是系统特性在频域中的表述形式，即频率特性。实际应用中，经常将H(j)表示为幅频特性和相频特性两个部分H(j)=H(j)e模量│H(j)│为其幅频特性，相角Φ(ω)为相频特性。图6。1中，输入激励信号为e(t)，输出响应为r(t)，可以按下式计算：H(j)=R(j)/E(j)其中，R(j)和E(j)分别为网络输出信号r(t)和输入信号e(t)的傅立叶变换。当输入激励为单位沖激函数δ(t)，输出为系统的单位沖激响应h(t)，上式中E(j)1，于是

H(j)=

h(t)e

jw

t

dt接频率特性测试QQDDS用于扫频测量直接数字频率合成技术

(DDS)东南大学无线电系束海泉Tel:

83792479比赛中用到的波形发生器波形是信息和能量的载体,它无处不在.历来的賽题中,绝大部分都直接和间接地与波形发生器有关.例如:1,要求制作一个信号源如第二届的”实用信号源的设计和制作”,第六届

的”射频振荡器制作”,第五届的“波形发生器”等2,賽题中,需要用到信号源如数据采集,无线电接收,元件参数测试仪,频率计,频率特性测试仪等.DDS技术是一种先进的波形产生技术,已经在实际中获得广泛应用在比赛中也应该优先考虑采用频率综合技术概述频率可变的振荡源通过改变R,L,C元件参数改变正弦振荡的频率通过改变充放电电流改变振荡频率改变R改变L改变C改变电流压控振荡器VCO用斜波扫描电压(流)控制产生扫频振荡器用于频率稳定度和精度仪器不高的场合频率合成技术间接合成法------锁相环

PLL直接模拟合成法(早期的直接合成法)------通过模拟电路实现多级的连续混频分频,获得很小的频率步进,电路复杂,不易集成直接数字合成法------DDSVCO--用电压(流)控制振荡频率改变R改变L改变C改变电流频率综合技术概述开环VCO的频率稳定度和频率精度较低PLL使输出频率的稳定度和精度,接近参考振荡源(通常用晶振)PLL框图如下:PLL的构成在反馈环路中插入频率运算功能,即可改变PLL的输出频率.有三种频率运算方式:倍频分频混频分别进行频率的×,÷,±运算上述运算由模拟和数字电路混合实现,

由数字鉴相器,数字分频器,压控振荡器和模拟环路滤波器组成.输出频率分别为参考频率的 N倍,

1/N,

±FLfo

=

NfrorNf

=

1

ffo

=

fr1

fr

2PLL为了使输出频率有更高的分辨率,常用到多环频率合成和小数分频等技术.随着频率分辨率的提高,PLL的锁定时间也越长,频率变化越慢.DDS1971年,由J.Tierney

和C.M.Tader

等人在“A

Digital

Frequency

Synthesizer”一文中首次提出了

DDS的概念,DDS或DDFS

是

Direct

Digital

Frequency

Synthesis

的简称通常将此视为第三代频率合成技术.它突破了前两种频率合成法的原理,从”相位”的概念出发进行频率合成.这种方法不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位.还可以用DDS方法产生任意波形(AWG)DDS原理工作过程为:1,

将存于数表中的数字波形,经数模转换器D/A,形成模拟量波形.2,

两种方法可以改变输出信号的频率:(1),改变查表寻址的时钟CLOCK的频率,可以改变输出波形的频率.(2),改变寻址的步长来改变输出信号的频率.DDS即采用此法.步长即为对数字波形查表的相位增量.由累加器对相位增量进行累加,累加器的值作为查表地址.3,D/A输出的阶梯形波形,经低通(带通)滤波,成为质量符合需要的模拟波形.累加器的工作示意图设相位累加器的位宽为2N,Sin表的大小为2p,累加器的高P位用于寻址Sin表.时钟Clock的频率为fc,若累加器按步进为1地累加直至溢出一遍的频率为若以M点为步长,产生的信号频率为M称为频率控制字out2Nfcf

=

M2Noutf=

fc该DDS系统的核心是相位累加器，它由一个加法器和一个位相位寄存器组成，每来一个时钟，相位寄存器以步长增加，相位寄存器的输出与相位控制字相加，然后输入到正弦查询表地址上。正弦查询表包含一个周期正弦波的数字幅度信息，每个地址对应正弦波中0~360o

范围的一个相位点。查询表把输入的地址相位信息映射成正弦波幅度的数字量信号，驱动DAC，输出模拟量。相位寄存器每经过2N/M

个fc

时钟后回到初始状态，相应地正弦查询表经过一个循环回到初始位置，整个DDS系统输出一个正弦波。输出正弦波周期为频率为频率控制字与输出信号频率和参考时钟频率之间的关系为：其中N是相位累加器的字长。频率控制字与输出信号频率成正比。由取样定理，所产生的信号频率不能超过时钟频率的一半，在实际运用中，为了保证信号的输出质量，输出频率不要高于时钟频率的33%,以避免混叠或谐波落入有用输出频带内。在图中，相位累加器输出位并不全部加到查询表，而要截断。相位截断减小了查询表长度，但并不影响频率分辨率，对最终输出仅增加一个很小的相位噪声。DAC分辨率一般比查询表长度小2~4位。MToT

2

N=

c

NM

=

(

f

out

•2

)

f

c0

£

M

£

2

N

-1out2Nfcf

=

M通常用频率增量来表示频率合成器的分辨率，DDS的最小分辨率为这个增量也就是最低的合成频率。最高的合成频率受奈奎斯特抽样定理的限制，所以有与PLL不同,DDS的输出频率可以瞬时地改变,即可以实现跳频，这是DDS的一个突出优点，用于扫频测量和数字通讯中，十分方便。20

maxf=

fc2Nmin=

fcDfDDS这种技术的实现依赖于高速数字电路的产生，目前，其工作速度主要受D/A变换器的限制。利用正弦信号的相位与时间呈线性关系的特性，通过查表的方式得到信号的瞬时幅值，从而实现频率合成。DDS具有超宽的相对宽带，超高的捷变速率，超细的分辨率以及相位的连续性，可编程全数字化，以及可方便实现各种调制等优越性能。但存在杂散大的缺点，限于数字电路的工作速度,DDS的频率上限目前还只能达到数百兆,限制了在某些领域的应用。AD9830芯片特性+5V电压供电

50MHz频率片内正弦查询表片内10位数模转换器并行数据接口掉电功能选择250mW功耗48引脚薄方扁封装（TQFP）DDS的信号质量分析取样系统信号的频谱镜像频率分量为－60dB，而其他各种杂散分量分布在很宽的频带上，其幅值远小于镜像频率分量。D/A之后用的低通滤波器可用来滤去镜像频率分量，谐波分量和带外杂散分量。第一个镜像频率分量最靠近信号频率，且幅度最大，实际应用时，应尽量提高采样时钟频率，使该分量远离低通滤波器的带宽,以减少低通滤波器的制作难度。DDS的信号质量分析DDS信号源的性能指标：1,

频率稳定度，等同于其时鈡信号的稳定度。2,频率的值的精度，决定于DDS的相位分辨率。即由DDS的相位累加器的字宽和ROM函数表决定。本题要求频率按10Hz步进，频率值的误差应远小于10Hz。DDS可达到很高的频率分辨率。3,

失真与杂波：可用输出频率的正弦波能量与其他各种频率成分的比值来描述。失真与杂波的成分可分为以下几个部分：⑴，采样信号的镜像频率分量。DDS信号是由正弦波的离散采样值的数字量经D/A转换为阶梯形的模拟波形的，当时钟频率为，输出正弦波的频率为时，存在着以采样频率为折叠频率的一系列镜像频率分量，这些镜像频率值为n±它们的幅度沿Sin(x)/x包络滚降。其输出信号的频谱如图6。19所示。⑵D/A的字宽决定了它的分辨率，它所决定的杂散噪声分量，满量程时，对信号的信噪比影响可表示为S/D+N=6.02B+1.76dB其中B为D/A的字宽，对于10位的D/A，信噪比可达到60dB以上。增加D/A的位数，可以减少波形的幅值离散噪声。另外，采用过采样技术，即大幅度增加每个周期中的样点数（提高时钟频率），也可以降低该类噪声。过采样方法使量化噪声的能量分散到更宽的频带，因而提高了信号频带内的信噪比。⑶相位累加器截断造成的杂波。这是由正弦波的ROM表样点数有限而造成的。通过提高时钟频率或采用插值的方法增加每个周期中的点数（过采样），可以减少这些杂波分量。⑷D/A转换器的各种非线性误差形成的杂散频率分量，其中包括谐波频率分量，它们在N频率处。这些杂波分量的幅度较小。⑸，其他杂散分量，包括时钟泄漏，时钟相位噪声的影响等。D/A后面的低通滤波器可以滤去镜像频率分量和谐波分量，可以滤去带外的高频杂散分量，但是，无法滤去落在低通带内的杂散分量。DDS的信号质量分析最高电压杂散信号fspur出现在频谱f=fc-f0时，它限制着输出频率范围的上限。最大杂散信号边带与信号功率之比为•满量程时，对信号的信噪比影响可表示为

=

0

0sinfsinffP(

f0

)

fc

-

f0

c

c

cP(

fspur

)

pf0

p

(

f

-

f

)DS+

N

=

6.02B

+1.76dB三个噪声,都是加性噪声其中最主要的是相位截断误差带来的噪声DDS的优点与不足优点（1）输出频率相对带宽较宽输出频率带宽为50%fs（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%fs。（2）频率转换时间短DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。事实上，在

DDS的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率时间等于频率控制字的传输，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。DDS的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。（3）频率分辨率极高若时钟fs的频率不变，DDS的频率分辨率就是则相位累加器的位数N决定。只要增加相位累加器的位数N即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在1Hz数量级，许多小于1mHz甚至更小。（4）相位变化连续改变DDS输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。（5）输出波形的灵活性只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM，即可以方便灵活地实现调频、调相和调幅功能，产生FSK、PSK、ASK和MSK等信号。另外，只要在DDS的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当

DDS的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。（6）其他优点由于DDS中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。DDS也有局限性，主要表现在：（1）输出频带范围有限由于DDS内部DAC和波形存储器（ROM）的工作速度限制，使得DDS输出的最高频有限。目前市场上采用CMOS、TTL、ECL工艺制作的DDS工习片，工作频率一般在几十

MHz至400MHz左右。采用GaAs工艺的DDS芯片工作频率可达2GHz左右。（2）输出杂散大由于DDS采用全数字结构，不可避免地引入了杂散。其来源主要有三个：相位累加器相位舍位误差造成的杂散；幅度量化误差（由存储器有限字长引起）造成的杂散和DAC非理想特性造成的杂散。目前DDS芯片的生产公司m公司单片电路。Q2220、Q2230、Q2334、Q2240、Q2368，其中Q2368的时钟频率为130MHz，分辨率为0.03Hz，杂散控制为-76dBc，变频时间为0.1μs;ScitegADS-431,1.6GHz,分辨率1Hz,杂散-45dB,可正交输出StanfordMicro

Linear公司Micro

Linear公司电压事业部生产的几种低频

DDS产品ML2035特性：（1）输出频率为直流到25kHz，在时钟输入为12.352MHz野外频率分辨率可达到1.5Hz（-0.75～+0.75Hz），输出正弦波信号的峰-峰值为Vcc；（2）高度集成化，无需或仅需极少的外接元件支持，自带3～12MHz晶体振荡电路；（3）兼容的3线SPI串行输入口，带双缓冲，能方便地配合单片机使用；（4）增益误差和总谐波失真很低。ML2035生成的频率较低（0～25kHz），一般应用于一些需产生的频率为工频和音频的场合。如用2片ML2035产生多频互控信号，并与

AMS3104（多频接收芯片）或ML2031/2032（音频检波器）配合，制作通信系统中的收发电路等。ML2037是新一代低频正弦波DDS单片电路，生成的最高频可达

500kHz。AD公司的产品型号最大工作(MHz)工作电压（V）最大功耗（mw)备

注AD9832253.3/5120小型封装，串行输入，内置D/A转换器。AD9831253.3/5120低电压，经济，内置D/A转换器。AD9833252.5～5.52010个管脚的uSOIC封装。AD9834502.5～5.52520个管脚的TSSOP封装并内置比较器。AD9835505200经济，小型封装，串行输入，内置D/A转换器。AD9830505300经济，并行输入，内置D/A转换器。AD98501253.3/5480内置比较器和D/A转换器。AD98531653.3/51150可编程数字QPSK/16-QAM调制器。AD98511803/3.3/550内置比较器、D/A转换器和时钟6倍频器。AD98523003.31200内置12位的D/A转换器、高速比较器、线性调频和可编程参考时钟倍频器。AD98543003.31200内置12位两路正交D/A转换器、高速比较器和可编程参考时钟倍频器。AD985810003.32000内置10位的D/A转换器、150MHz相频检测器、充电汞和2GHz混频器。AD公司的产品AD9859400

MSPS

10-Bit

DAC1.8

V

CMOS

Direct

DigitalSynthesizerAD9951400

MSPS

14-Bit

DAC1.8

V

CMOS

Direct

DigitalSynthesizerAD9952400

MSPS

14-Bit

DAC1.8

V

CMOS

Direct

DigitalSynthesizer

withHigh

SpeedComparatorAD9953400

MSPS

14-Bit

DAC1.8

V

CMOS

Direct

DigitalSynthesizer

with1024x32

RAMAD9954400

MSPS

14-Bit

DAC1.8V

CMOS

Direct

DigitalSynthesizer

with1024x32

RAM,

Linear

Sweep

Block,

And

High

Speed

Comparator实现DDS的几种技术方案1,

采用高性能DDS单片电路的解决方案2,

采用分立IC电路系统实现,一般有CPU,RAM,ROM,D/A,CPLD,模拟滤波器等组成3,

CPLD,FPGA实现滤波器的设计的讨论采用低通还是带通?要不要采用跟踪滤波?用Max+plusII设计DDS系统数字部分最简单的方法是采用原理图输入。相位累加器调用lmp_add_sub加减法器模拟，相位累加器的好坏将直接影响到整个系统的速度，采用流水线技术能大幅度地提升速度。波形存储器（ROM）通过调用lpm_rom元件实现，其LPM_FILE的值*.mif是一个存放波形幅值的文件。波形存储器设计主要考虑的问题是其容量的大小，利用波形幅值的奇、偶对称特性，可以节省3/4的资源，这是非常可观的。为了进一步优化速度的设计，可以选择菜单Assign|Globan

Project

LogicSynthesis的选项Optimize10（速度），并设定Global

Project

LogicSynthesis

Style为FAST，经寄存器性能分析最高频率达到100MHz以上。用FPGA实现的DDS能工用在如此之高的频率主要依赖于FPGA先进的结构特点。DDS参考设计采用QuartusII是Altera近几年来推出的新一代可编程逻辑器件Quicklogic提供部分源文件是Quicklogic

专用文件采用FPGA设计成的DDS数控振荡器NCO(输出为数字波形,须外加D/A)Verilog设计的代码文件和其他文件input[7:0]

PHASEWORD;output

DACCLK,

COS,

SIN,

MCOS,

MSIN,

IDATA,

QDATA;output[7:0]

DACOUT;wire[31:0]syncfreq;//synchronous

frequency

wordwire[7:0]syncphswd;//synchronous

phase

wordwire[7:0]phase;//

phase

output

from

phase

accumulatorwire[7:0]modphase;//

modulated

phase

value

after

phase

mod

block//

design

architectureassign

DACCLK

=

SYSCLK;////

this

module

is

not

part

of

the

NCO//

this

module

is

used

to

generate

random

data//

to

modulate

the

NCO

output//pngen

U_pngen(RESETN,PNCLK,IDATA,QDATA);//

global

reset//

PN

generator

clock//

I

axis

data//

Q

axis

data//关于DDS集成电路芯片高速实时信号生成目前高速实时信号生成的热点问题是直接数字信号生成（DDS），其基本结构可以分为相位累加型DDS和数据存储型DDS。数据存储型DDS这种DDS芯片把要产生的信号波形存储于数据存储器，之后以一定的时钟速率将数据

读出后送DAC芯片，经低通滤波产生所需的信号波形。其最大的优点是信号产生灵活，可以产生任意波形。问题是波形时间长度受存储量限制。相位累加型DDS(如图4)这种DDS芯片采用相位累加器和正弦查找表的方法，可以通过数字控制生成正弦信号、线性调频信号、相位编码信号等多种信号形式，信号时间长度不受限制，因此是目前

DDS芯片中的常用类型。其主要问题是只能产生某些特定类型的信号，不能产生任意

要求的信号波形。DDS主要性能指标描述DDS的主要性能指标包括：(a)时钟频率；(b)输出频率范围：一般为时钟频率的

40%；(c)频率分辨率：取决于相位累加器位数、时钟频率；(d)输出杂散：来源于相位截断、幅度量化、DAC非线性；(e)输出相位噪声：来源于时钟不稳、相位截断、幅度量化、DAC非线性等等。DDS主要优缺点分析DDS主要优点包括：(a)频率分辨率极高：取决于相位累加器位数、时钟频率；(b)输出相对带宽大：0～时钟频率的40%；(c)频率转换时间极短：可达ns量级；(d)频率捷变的相位连续性；(e)任意波形输出能力；(f)可实现数字调制性能。DDS主要缺点是：(a)工作频带限制：最高1GHz左右；(b)相位噪声大、杂散抑制差：来源于时钟不稳、相位截断、幅度量化、DAC非线性等等。(5)DDS当前水平及应用

(a)DDS当前水平(如表2)：(b)DDS应用：通信、雷达、GPS(全球定位系统))、蜂窝基站、图像处理、HDTV等等。波形发生器阻抗测量传感器激励数字调制解调测试和测量设备时钟恢复可编程时钟发生器液体和气体流量测量传感应用医用设备混合光纤同轴电缆（HFC）数据、电话和视频调制雷达和扫描系统的线性调频（FM）源DDS作为一种先进的信号产生技术已经广泛应用于各个方面.信号源仪器,测量分析仪器,通讯,数字信号处理,工业控制,软件无线电等-跳频、本地振荡（LO）频率合成民用和业余爱好者用的射频(RF)激励信号源无线和卫星通信蜂窝基站跳频合成器宽带通信VHF/UHF-LO频率合成调谐电路军用雷达汽车雷达SONET/SDH

时钟合成声光器件驱动器PSK/FSK/斜坡FSK

调制DDS+PLL

获得更高的频率尽管PLL合成环路能提供上变频和可编程能力,但它存在两个缺点:1,频率分辨率低2,由于基准频率倍频造成的相位噪声增加solution:AD9858

带有模拟混频器的DDS.传统的N分频,N是整数,精细的频率分辨率要求N很大,环路带宽很窄,导致频率切换慢喝建立时间长.提高分辨率通过在反馈路径中放置一个DDS,作为分频器,形成小数分频,DDS输出的频率范围可从DC到1/2基准时钟.共有==4,294,967,296个分频系数,对1GHz的基准时钟,AD9858的频率分辨率为0.23283Hz.相位噪声传统的PLL,基准频率的相位噪声在环路带宽内按20的比例增加.,这对于N分频的倍频工作方式或对于上述的小数分频方式,都存在这个问题.但是,有一种方法可以避免这种相位噪声增加,那就是将基准频率”转换”为所需要的输出频率.如果在要求的载波频率范围内存在一个稳定的基准频率,可以用一个RF混频器将输出信号从载波频率下变频到所需要的范围.AD9858含有一个吉尔伯特单元(Gilbert

Cell)结构的RF混频器以完成这种转换.通过减去载波频率,可以将输出频率锁定到一个由DDS提供的基准频率.由于输出信号的动态部分和由DDS提供的基准频率之间的比较是一个频率增益为1的PLL环路中完成的,因而不会增加转换环路输出的相位噪声.任意波形发生器AWG将所需波形存于RAM中精心设计滤波器下一讲内容预告频率特性测试

DDS在矢量网络分析中的应用综合电子设计与实践东南大学无线电系束海泉Tel:

83792479Email:电子系统的层次系统级行为级寄存器传输级(RTL)逻辑门级电路级版图级常用的构成电子系统的方法在PCB(印制电路板)上,由IC(集成电路)构成系统系统芯片SoC: (

System

OnChip)实现SoC的几种途径:ASIC

(Application

Specific

Integrated

Circuti)PLD

HDPLD用Max+plusII设计DDS系统数字部分最简单的方法是采用原理图输入。相位累加器调用lmp_add_sub加减法器模拟，相位累加器的好坏将直接影响到整个系统的速度，采用流水线技术能大幅度地提升速度。波形存储器（ROM）通过调用lpm_rom元件实现，其LPM_FILE的值*.mif是一个存放波形幅值的文件。波形存储器设计主要考虑的问题是其容量的大小，利用波形幅值的奇、偶对称特性，可以节省3/4的资源，这是非常可观的。为了进一步优化速度的设计，可以选择菜单Assign|Globan

Project

LogicSynthesis的选项Optimize10（速度），并设定Global

Project

LogicSynthesis

Style为FAST，经寄存器性能分析最高频率达到100MHz以上。用FPGA实现的DDS能工用在如此之高的频率主要依赖于FPGA先进的结构特点。(a)(b)(c)有源阻容双T网络构成的带通滤波器的频率特性传感器与放大器电路的耦合匹配电压匹配电流匹配功率匹配频带宽度匹配幅度动态范围的匹配应用中的注意点温度补偿非线性补偿动态范围信号的最大和最小值噪声电平系统校准与微机系统组成智能化测量和控制系统数据融合技术单片机系统的设计和开发各种型号的仿真器无需仿真器的芯片编译器TAMS320VC5416可配置平台技术（Configurable

Platform）结构化ASIC在硅片上嵌入必要的功能模块，对金属布线进行个性化编程，即可完成整个设计。不需要像ASIC设计那样定义芯片的所有掩模CPU作为硬核被嵌入FPGA,形成微处理器＋可编程逻辑的架构Xilinx公司：Virtex-ⅡPro:

处理器核为PowerPC405Altera公司：Excalibur

系列，处理器核为ARM922可配置系统级芯片CSoC(Configurable

System-On-Chip)SOPC

在可编程电路上实现系统功能进一步的将模拟电路，通讯功能，控制功能等集成与一体软核在FPGA中，“写入”一个处理器核，而不是“固化”一个处理器核，免除了硬核中不需要的功能，节省了资源Altera公司：Nios

软核Altera公司的Cyclone

ⅡFPGA

中，采用经济型内核NiosⅡ/e，占用600个逻辑单元。多个频率可编程的PLL引入模拟电路Cypress

MicroSystem公司：PSoC:

CPU

内核＋模拟电路可动态重构对CPU的性能进行按需配置（指令级扩展结构）模拟可编程器件型号

Lattice

公司ispPAC–

(in

system

Programmable

Analog

Circuit)设计工具－PAC-Designer电子系统工程实现中的问题概述电子系统的抗干扰设计电子设备热设计可靠性设计数字电路的可测性设计PCB板的设计与装配电子系统的调试质量管理与质量保证标准电子设备设计文件概述电子系统的抗干扰设计电子设备热设计可靠性设计数字电路的可测性设计PCB板的设计与装配电子系统的调试质量管理与质量保证标准电子设备设计文件电磁干扰和电磁兼容EMI

EMC电子设备概述电子系统的抗干扰设计电子设备热设计可靠性设计数字电路的可测性设计PCB板的设计与装配电子系统的调试质量管理与质量保证标准电子设备设计文件可测性设计概述电子系统的抗干扰设计电子设备热设计可靠性设计数字电路的可测性设计PCB板的设计与装配电子系统的调试质量管理与质量保证标准电子设备设计文件可靠性设计可靠性的定量描述失效率整机的可靠性用平均故障时间描述MTBF

=总工作时间（小时）故障次数元件的可靠性用失效率表示:l（t）=运用总数·运用时间可靠性设计方法1NNi=1lii=1可靠性并联时:1

1l

iMTBF＝可靠性串联时:MTBF＝其他有关可靠性设计的几个问题隔振和缓冲腐蚀与防护防尘防爆数字系统设计的有关问题数字系统的几个环节传感器和调理电路适配抗混滤波A/D分析处理输出数字系统综合---数字滤波器设计方法---东南大学无线电系束海泉Tel

:83792479Email:概述什么情况下采用数字系统设计从历来的比赛题,看数字系统的应用优势数字系统设计的知识准备数字信号处理理论离散时间系统的分析综合和实现模拟滤波器数字滤波器数字信号处理的一般概念DSP

的两个重要工具FFT数字滤波关于FFTmnNNW

nm

,WN

-1n,

m

:

0

~

N

-1n=0=

e-

j

(2p

/

N

)X

=

x上述DFT变换要进行N2

次乘法运算利用Sin函数的对称性和周期性,可删减大量的重复运算,

N越大,运算的浪费越大减小样本点数N的一个方法:------将大的样本分解为小的样本,例如,分解为两个N/2大小的序列.乘法次数减少.[N2

→2*(N/2)2]利用Fourier积分变换的线性性质,将小样本分别变换的结果,合成为N个点的变换.由大分解为小的方法之一:------隔点抽取法关于FFT由小序列的变换合成为大序列的变换依据的原理线性积分变换的三个性质:1,两个序列之和的变换,等于两者分别变换之和

(线性叠加性)2,序列时移,对应于变换域的相移(时移→相移)3,序列样点的间隔变换对应于变换域的频率变换

(尺度变换)利用这三个性质,将N点序列分解为两个N/2长度的序列,分别变换.对变换结果进行合成,合成时,要补偿相位的偏移量.关于滤波器电路系统中储能元件L,C的存在,它们与电路中的R一起,产生信号传输的延迟延迟的效果,对于不同的频率信号,作用不一样,产生了滤波作用.---产生滤波过程的

实质,

是电路中存在延迟---低频的滤波对应于大的延时其他的延迟信号的方法开关电容---开关电容滤波器数字存储延迟---数字滤波器开关电容滤波器R

=

T

=

1C

fC用小电容,即可实现大值电阻,便于集成改变

f,

即可改变电阻R,通过改变RC时间常数(延时),改变滤波器特性,实现程控开关电容滤波器,是时间离散,幅度为模拟量的系统.数字滤波器采用逐级数字存储的方法,来控制延迟时间,可以实现任意长时间的延时,因而实现任意低频的滤波对延时序列中的各个样点值,加权求和输出,即完成了滤波(FIR)离散时间系统:差分方程传递函数关于Z变换NNnnnn)nNxN

-1

N

-1-

j

2p

m(W

m

)-n-

j

2p

m

DTZ

-nn=10

1

N

-1Z

-N

-1n=1Z

=

esDTZ

-n

=

e-s

nDT

=

(e-s

DT

)ns=

jw(e

)

==

x

+

xZ

-1

+ +

xX

(m)=

xn=1X

(Z

)

=

x令:=

(e-

jwDT

)n

=

(e序列的Z

变换为:N

-1序列的离散Fourier变换为:物理意义:Z变换为一个级数和,级数的第n项,即为序列中的第n点乘Z

-n其含义即为该点延时为n,它对相应的频域分量的影响为相位延迟.(e-s

DT

)nX

(Z

)H

(Z

)

=

Y

(Z

)传递函数(滤波器)序列的滤波:

数字滤波器用

Z变换

来描述其网络滤波特性二阶滤波器全极点二阶,代表一个谐振型的滤波器.–

它描述的极点位置如下图1H

(Z

)

=1-

b

Z

-1

-

b

Z

-21

2Ni=1-i

i高阶分解为一阶和二阶的节联组合M-i

ib

z1

-a

zH(z)=

i=0

滤波过程的直观理解(FIR滤波器)N

-1差分方程y(n)

=

h(k

)x(n

-

k

)k

=0N

-1传递函数H

(Z

)

=

h(n)Z

-nn=0p02p二阶节数字滤波器的极点位置2b12

br

=

b2

,q

=

arccos-0

£

b2

£1,

-

2

£

b2

£

2单位园R=11H

(Z

)

=1-b

Z

-1

-b

Z

-21

201sampf2p

~q

~

f2p=

fsampDT=

qq

对应于滤波器的中心频率一个二阶谐振型滤波器的幅频特性三个参差调谐二阶谐振型滤波器级联后的幅频特性三个二阶级联,满足带宽要求,和边带衰减速度H

(Z

)

=a

-Z

-11-b1Z

-1

-b2Z

-2加有零点的二阶滤波器以上设计过程,注重了介绍数字滤波器的物理概念,可以满足幅频特性的要求.对滤波器的相频特性有要求的滤波器设计,应采用逼近函数的设计方法••••根据模拟滤波器来设计IIR滤波器

根据模拟滤波器来设计数字滤波器，就是从已知的模拟滤波器传递函数Ha(s)设计数字滤波器传递函数H(z)。因此，它归根到底是一个由s平面到z平面的变换，必须满足两条基本要求：H(z)的频响要能模拟Ha(s)的频响，即s平面的虚轴必须映射到z平面的单位圆e

j上。因果稳定的Ha(s)应能映射成因果稳定的H(z)。也就是s平面的左半平面Re[s]<0应该映射到z平面的单位圆以内|z|<1。不同的变换是通过保留模拟或数字滤波器的不同方面的特性得到的。如果我们想保留冲击响应的形状，我们得到脉冲响应不变法变换；如果我们想把一个差分等式的表达转换成相应的差分方程，我们得到有限差分逼近技术。而另一种叫做“阶跃不变”的技术保留了单位阶跃响应的形状。此外，应用最为广泛的是

“双线性变换法”，其保留了模拟域装换到数字域过程中的的系统函数。总结而言，模拟滤波器到数字滤波器的映射问题主要有两种映射方法：脉冲响应不变法和双线性变换法，对这两种方法简要介绍如下：脉冲响应不变法这种设计方法的思想是使数字滤波器的冲击响应与频率选择性的模拟滤波器相似。因此我们以采样间隔Ｔ来采样模拟滤波器冲击响应ha(t)来获得数字滤波器的冲击响应：h(n)=ha(nT)其中模拟与数字频率的关系如下＝T

。由于z=在单位圆上，而ｓ＝ｊ在虚轴上，我们有如下ｓ平面到ｚ平面的变换公式：z=e

sT

(1)系统函数H(z)与Ha(s)之间有如下的频域混叠公式相对应：这是多对一的映射。由于整个S平面的左半边映射到单位圆，因此一个因果稳定的滤波器映射到另一个因果稳定的滤波器。总会有混叠现象发生。多对一的映射

z=e

sTIm(z)Re(z)单位圆1TT+¥k

=-¥H

(Z

)

=H

(s

-

jk

2p

)

a多对一的映射z=esTIm(z)Re(z)单位圆双线性变换法这种映射其变换关系如下：(3)在频域不会有混叠现象发生。其数字与模拟频率之间的映射关系如下：由此可见模拟频率与数字频率之间是非线性的映射，在低频阶段，线性性质还比较好，但高频段非线性比较严重。一对一的映射

z=e

sTIm(z)Re(z)单位圆一对一的映射z=esTIm(z)单位圆Re(z)利用MATLAB设计1,明确要求,例如给出幅度平方特性曲线2,采用标准3,确定希望的硬件和软件结构4,根据滤波器的要求特点,选择逼近函数形式,输入参数,调用辅助设计工具6,人工干预:选择结构5,对设计的滤波器模拟仿真MATLAB设计例采用标准:GB3241-82和国际标准IEC225规定的滤波器相对衰减限值。我们的滤波器设计指标将比标准GB3241-82和标准GB3241-82更为严格；而真正设计出的滤波器的实际指标在某些方面又超过了我们将要介绍的部分情况。下面是根据IEC-225标准设计的滤波器,用于音频频谱分析仪中.1/3二倍频程带通滤波器的规定，我们的滤波器的主要设计要求指标：幅频