微机原理第五章 存储器

微机原理第五章存储器第1页，课件共48页，创作于2023年2月§1概述一、存储器分类存储器内存储器（半导体存储器）外存储器（外设）随机存储器RAM只读存储器ROM静态存储器（SRAM）动态存储器（DRAM）掩膜ROMPROMEPROMEEPROM硬盘软盘光盘磁带闪存第2页，课件共48页，创作于2023年2月寄存器组高速缓存Cache系统主存储器硬盘Cache磁盘存储器磁带存储设备光盘存储设备微型计算机系统中的存储器分级组成在CPU内部的通用寄存器集成度小的静态RAM简称内存，用于存放运行的程序和数据红区为半导体存储器绿区其它介质存储器第3页，课件共48页，创作于2023年2月1.内存储器特点：①存放正在运行的程序和数据②最大容量取决于CPU地址总线的根数③不需要接口直接与CPU总线相连2.RAM与ROMRAM—读/写存储器，掉电内容丢失，用于存放正在运行的数据

ROM—只读，掉电内容不丢失，用于存放固定程序 第4页，课件共48页，创作于2023年2月二、存储器的性能指标存储器容量：地址单元*位数地址单元——取决于存储器地址线的根数位数——取决于存储器数据线根数例如1KB（10根地址线，8根数据线，有1024个地址，每个地址存放1个字节）

2Kb（11根地址线，1根数据线，有2048个地址，每个地址存放1位）

32KB（15根地址线，8根数据线，有32K个地址，每个地址存放1个字节）存取时间

从CPU给出有效的存储器地址启动一次存储器读/写操作，到该操作完成所经历的时间

3.存取周期连续启动两次独立的存储器读/写操作所需的最小间隔时间第5页，课件共48页，创作于2023年2月4.可靠性5.性能/价格比存储容量（MB）访问时间S不同类型存储器的性能比较10-310110-110-50.11101001000软盘磁带硬盘光盘RAM/ROM磁带技术磁盘技术半导体技术第6页，课件共48页，创作于2023年2月§2半导体存储器一、半导体存储器的一般结构

存储体CPUCPU来地址寄存器译码驱动电路读写电路数据寄存器控制逻辑启动读/写地址线数据线控制线第7页，课件共48页，创作于2023年2月1.存储体（m×n结构存储矩阵。其中每个小方块代表一个基本存储电路；01n-1字线0字线1字线m-1位线0位线1位线n-101n-101n-1第8页，课件共48页，创作于2023年2月2.地址寄存器用来存放CPU访问存储单元的地址3.译码驱动电路将地址总线输入的地址码转换成与它对应的译码输出线上的高电平或低电平，以表示选中了某一单元，并由驱动器提供驱动电流去驱动相应的读、写电路

A0A100010203译码原理：第9页，课件共48页，创作于2023年2月4.读/写电路完成对被选中单元中的各位的读/写操作5.数据寄存器暂时存放被读/写的数据，以协调CPU与存储器或I/O接口的速度差异6.控制逻辑接收来自CPU的启动、片选、读/写及清除控制信号，经综合处理后，发出一组时序信号来控制读/写操作第10页，课件共48页，创作于2023年2月二、随机存储器1.静态存储器——SRAM六管存储单元字线VccT3T1AT5T6T4T2BI/OI/O第11页，课件共48页，创作于2023年2月特点：1）存取速度快，常用于作为高速缓冲存储器（Cache）2）可读写，失电后信息丢失3）集成度小（单片存储容量小），功耗大典型芯片：6116（2K×8位）6264（8K×8位）62128（16K×8位）62256（32K×8位）第12页，课件共48页，创作于2023年2月32*32的存储矩阵行译码器列译码与I/O控制读/写控制数据缓冲器A0A41232

R/SCSA9A8A7A6A51232输入/输出数据…………SRAM的内部结构第13页，课件共48页，创作于2023年2月字（行）选择线T5

T1

T6T2VDDDD

T3T4列地址译码器T7I/OT8I/O位线位线第14页，课件共48页，创作于2023年2月SRAM6264芯片的引脚引脚说明：第15页，课件共48页，创作于2023年2月刷新放大器(2ms)行选择信号列选择信号数据I/O线T2CST1动态存储器——DRAM存储原理：第16页，课件共48页，创作于2023年2月特点：1）由于采用对电容的充放电，存放信息，较SRAM存取速度慢2）可读写，失电后信息丢失3）功耗小，集成度高，单片存储容量大（单片容量可达上M

）4）需要配备刷新电路（2ms）典型芯片：2164（64K×1位）51C256（256K×1位）HM5116100（16M×1位）HM5116400（4M×4位）第17页，课件共48页，创作于2023年2月第18页，课件共48页，创作于2023年2月三、只读存储器1.掩膜ROM存储原理A0A100单元01单元02单元03单元D0D1D2D3地址译码器Vcc第19页，课件共48页，创作于2023年2月DSSiO2GN衬底2.光可擦除可编程只读存储器——EPROM存储原理：24VP+P+++浮栅MOSDS浮栅管字线位线输出位线Vcc第20页，课件共48页，创作于2023年2月特点：1）只读，失电后信息不丢失2）紫外线光照后，可擦除信息，3）信息擦除可重新灌入新的信息（程序）典型芯片（27XX）2716（2K×8位），2764（8K×8位）……第21页，课件共48页，创作于2023年2月第22页，课件共48页，创作于2023年2月信号源VCCVPP数据端（D7~D0）读方式+5V+5V低低低数据输出编程方式+5V+25V高高正脉冲数据输入检验方式+5V+25V低低低数据输出备用方式+5V+5V无关无关高高阻未选中+5V+5V高无关无关高阻CEOEPEM第23页，课件共48页，创作于2023年2月3.电可擦除可编程只读存储器——EEPROM存储原理：信息的储存是通过电荷分布来决定的，编程的过程就是一个电荷的注入过程。编程结束后，尽管撤消了电源，但由于绝缘层的包围，注入的电荷无法泄露，因此电荷分布能维持不变。特点：1）只读，失电后信息不丢失2）加特定电后，可有选择地擦除信息3）信息擦除可重新灌入新的信息（程序）典型芯片（28XX）2816（2K×8位），2864（8K×8位）……第24页，课件共48页，创作于2023年2月引脚信号数据线功能读方式低低高高阻高阻维持方式高无关无关高阻高阻字节写入低高低低输入字节擦除字节写入前自动擦除OECEWER/B2864的引脚2864的引脚功能第25页，课件共48页，创作于2023年2月§3主存储器设计一、设计主要考虑的问题（一）CPU总线的带负载能力CPU通过总线与内存、I/O接口芯片连接。单个CPU总线的直流负载能力是带一个标准的TTL门电路。当CPU和大容量的ROM、RAM一起使用或扩展成一个多插件系统时，就需要增加总线的驱动能力。通常8086系统使用8282地址锁存器和8286数据驱动器以增加总线的驱动能力。（二）内存与CPU连接时的速度匹配

对CPU来说，读/写存储器的操作都有固定的时序（对8086来说需要4个时钟周期），由此也就决定了对内存的存取速度要求。第26页，课件共48页，创作于2023年2月（三）内存容量的配置、地址分配

1.内存容量配置

CPU寻址能力（地址总线的条数）

软件的大小（对于通用计算机，这项不作为主要因素）

2.区域的分配

RAMROM3.数据组织（按字节组织）

16位数据，低位字节在前，高位字节在后，存储器奇偶分体（四）存储器芯片选择

根据微机系统对主存储器的容量和速度以及所存放程序的不同等方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。第27页，课件共48页，创作于2023年2月00000H3FFFFH40000H9FFFFHA0000HBFFFFHC0000HEFFFFHF0000HF6000HFFFFFHRAM640KBROM256KB保留128KB系统板上

RAM256KBI/O通道中扩展

RAM384KB保留的RAM

128KB扩展ROM

198KB

16KB基本ROM40KBIBM-PC机内存配置第28页，课件共48页，创作于2023年2月二、CPU与存储器的连接地址线的连接

CPU要对存储单元进行访问，首先要选择存储器芯片，即进行片选。然后在被选中的芯片中选择所要访问的存储单元。在硬件上这种寻址的过程就是地址译码。译码分为片外译码和片内译码。片外译码——产生片选信号，选择芯片片内译码——选择芯片内地地址第29页，课件共48页，创作于2023年2月eg：要将6116SRAM放在8088CPU最低地址（00000H~007FFH）A0~A10CPUCSA11A196116…分析：地址变化情况A19…，A15…，A11…，A7…，A3…0000，0000，0000，0000，00000000，0000，0000，0000，0001……0000，0000，0111，1111，11100000，0000，0111，1111，1111参加片内译码参加片外译码第30页，课件共48页，创作于2023年2月片内译码的工作由存储器内置的译码器完成，而片外译码则需要根据给存储器分配的地址区间，由用户进行译码电路的设计。常用的译码电路：与非门3：8译码器Y7=0

111Y6=0

110Y5=0

101Y4=0

100Y3=0

011Y2=0

010Y1=0

001Y0=0

000

CBA……ABCG1G2AG2BY0Y1Y7当G1=1，G2A=0，G2B=0第31页，课件共48页，创作于2023年2月片外译码的方法：1）全译码法系统总线中的全部地址总线除片内地址外，全部高位地址都接到片外译码电路中参加译码，形成片选信号。因此对应于存储芯片中的任一单元都有唯一的确定的地址。eg：要将6116SRAM放在8088CPU最低地址区域（00000H~007FFH）A0~A10CPUCSA11A196116…第32页，课件共48页，创作于2023年2月2）部分译码法系统总线中的地址总线除片内地址外，部分高位地址（不是全部高位地址）接到片外译码电路中参加译码，形成片选信号。因此对应于存储芯片中的单元可有多个地址。eg：上例A18，A19不参加译码，A0~A10CPUCSA11A176116…第33页，课件共48页，创作于2023年2月A19A18A17A16

，A15…，A11…，A7…，A3…00000H~007FFH

00……00

00，0000，

0000，0000，0000………00，0000，0111，1111，111140000H~407FFH

01……01

00，0000，

0000，0000，0000……00，0000，0111，1111，111180000H~807FFH

10……10

00，0000，

0000，0000，0000………00，0000，0111，1111，1111C0000H~C07FFH

11……11

00，0000，

0000，0000，0000………00，0000，0111，1111，1111黑区参加片内译码，红区车间片外译码，蓝区不参加译码第34页，课件共48页，创作于2023年2月

6116SRAM对应了4个地址空间。即：

00000H~007FFH（A18，A19=0，0）

40000H~407FFH（A18，A19=0，1）

80000H~807FFH（A18，A19=1，0）

C0000H~C07FFH（A18，A19=1，1）第35页，课件共48页，创作于2023年2月3）线选法（线性选择法）直接将地址线的高位接到存储器芯片的片选段（CS），用地址线的低位实现对芯片的片内地址选择。适用于内存容量较小的简单计算机系统。6232CS6232CS6232CS6232CSCPUA0~A11A12A13A14A15eg：第36页，课件共48页，创作于2023年2月2.数据线的连接

1）当CPU的数据线条数与单片存储器的数据线条数相同时，将数据线对位直接连接。CPUD0D7存储器D0D7例：27168088第37页，课件共48页，创作于2023年2月

2）当CPU的数据线条数比单片存储器的数据线条数多时，将多个存储器的数据线组合起来与CPU数据线对位连接。CPUD0D7存储器例：80882164DDA0~A19地址译码第38页，课件共48页，创作于2023年2月

3）当CPU的数据线条数比单片存储器的数据线条数多时，则根据具体情况不同对待。如8086CPU与8位存储器芯片进行数据线的连接时，就应考虑奇偶分体，这样CPU对存储器既可进行字节操作又可进行字操作。地址译码D0~D7

D8~D15A1~A116116A12~A19A0BHECSCS6116偶体奇体8086CPUBHEA0操作

00字

01高字节

10低字节

11不操作二次译码第39页，课件共48页，创作于2023年2月3.控制线的连接

RAM：RD—OE，WR—WEROM：RD—OE第40页，课件共48页，创作于2023年2月三、存储器设计实例例1：现有一个微机系统，CPU采用具有8位数据线的8088CPU，请分析分别RAM和ROM占用了哪部分地址空间，每个存储器的容量为多少？第41页，课件共48页，创作于2023年2月A17A16A15A14A13

RE

WRD0~D7

M/IOA19A188088CPURAM3RAM1RAM2RAM0A0~A12CSWEOED0~D7ROM1ROM0A0~A10CSOED0~D7A0~A12

Y0

Y1

Y2

Y3G1G2AG2BCBA

3：8译码器M/IOA19……A12A11第42页，课件共48页，创作于2023年2月存储器地址区间

A19…A15…A11…A7…A3…小结0#RAM

0000，0000，0000，0000，0000……，……，……，……，……

0000

，0001，1111，1111，11111#RAM

0000

，0010，0000，0000，0000……，……，……，……，……

0000

，0011，1111，1111，11112#RAM

0000

，0100，0000，0000，0000……，……，……，……，……

0000

，0101，1111，1111，11113#RAM

0000

，0110，0000，0000，0000……，……，……，……，……

0000

，0111，1111，1111，11110#RAM容量为8KB，地址为：00000H~01FFFH1#RAM容量为8KB，地址为：02000H~03FFFH2#RAM容量为8KB，地址为：04000H~05FFFH3#RAM容量为8KB，地址为：06000H~07FFFH第43页，课件共48页，创作于2023年2月存储器地址区间

A19…A15…A11…A7…A3…小结0#ROM

1111，1111，0000，0000，0000……，……，……，……，……

1111

，1111，0111，1111，11111#ROM

1111

，1111，1000，0000，0000……，……，……，……，……

1111

，1111，1111，1111，11110#R0M容量为2KB，地址为：FF000H~FF7FFH1#RAM容量为2KB，地址为：FF800H~FFFFFH结论：该系统RAM4片，每片8KB，占用从00000H~07FFFH连续地址空间；该系统ROM2片，每片2KB，占用从FF000H~FFFFFH连续地址空间；第44页，课件共48页，创作于2023年2月例2： 将IBM-PC机（8086CPU）的内存容量扩展64K，并将地址安排在60000H开始的地址中。解：1）芯片选择*选SRAM6264（8KB）*芯片数量64K÷8K=8片（偶数）

2）地址分配确定地址空间为60000H~6FFFFH。每两片6264占一个连续空间，可划分地址空间为4