数字电路译码与译码器

数字电路译码与译码器1第1页，课件共28页，创作于2023年2月译码是编码的逆过程，译码即是将输入的某个二进制编码翻译成特定的信号。具有译码功能的逻辑电路称为译码器。4.5.1译码器的设计某种控制信息、符号等二进制代码译码编码译码器编码器2第2页，课件共28页，创作于2023年2月译码器的基本功能各类BCD码制或二进制信号相互转换译码器的扩展使用数字显示译码器用较低位数译码器实现任意位数译码利用译码器实现任意逻辑函数

4线-2线编码→2线－4线译码

8线-3线编码→3线－8线译码

16线-4线编码→4线－16线译码

10线-4线编码→4线－10线译码

二进制译码器二—十进制译码器………

多位二进制信号全译码（无伪码输入）部分译码拒绝伪码不拒绝伪码………

各类BCD码制信号码制转换译码器3第3页，课件共28页，创作于2023年2月e)二进制译码器译码输入：n位二进制代码译码输出m位控制信息：m=2n译码规则：对应输入的一组二进制代码有且仅有一个输出端为有效电平，其余输出端为相反电平4第4页，课件共28页，创作于2023年2月译码器——二进制译码器译码输入译码输出2位二进制译码器译码输入译码输出

a1a0y0y1y2y30001110110111011011111102位二进制译码器

010100

100010

110001y0y1y2y3a1a0001000有效电平为“1”有效电平为“0”5第5页，课件共28页，创作于2023年2月4.5.2集成译码器当使能输入端EI有效时，对应每一组输入代码，只有其译码对应的一个输出端为有效输出，其余输出端均为无效输出。n个输入端若干个使能输入端EI2n个输出端以二进制集成译码器为代表1.集成译码器框图6第6页，课件共28页，创作于2023年2月2.集成译码器典型产品双2－4线译码器74××139两个完全独立2－4线二进制译码器；译码输出低电平有效；1个低电平有效译码使能端；封装：DIP16；7第7页，课件共28页，创作于2023年2月2.集成译码器典型产品

3－8线译码器74××138单3－8线二进制译码器；译码输出低电平有效；2个低电平有效译码使能端和1个高电平有效译码使能端；封装：DIP16；8第8页，课件共28页，创作于2023年2月2.集成译码器典型产品4－10线译码器74145、7442、7443、7444单个4－10线译码器；分别为8421BCD（74145）、8421BCD（7442）、余3码（7443）、余3格雷码输入（7444）；译码输出低电平有效（74145同时为OC输出）；无译码使能端；封装：DIP16；9第9页，课件共28页，创作于2023年2月2.集成译码器典型产品

4－16线译码器74××154单个4－16线译码器；译码输出低电平有效；2个低电平有效译码使能端封装：DIP24；10第10页，课件共28页，创作于2023年2月3.集成译码器74××138功能表及其应用74××138框图与内部电路

3个输入端3个控制端8个输出端11第11页，课件共28页，创作于2023年2月74××138集成译码器功能表输入输出G1G2AG2BABCY0Y1Y2Y3Y4Y5Y6Y7×H××××HHHHHHHH×XH×××HHHHHHHHL×××××HHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL12第12页，课件共28页，创作于2023年2月74××138基本应用用74××138实现4－16线译码（留作习题）13第13页，课件共28页，创作于2023年2月例：用3—8译码器构成4—16译码器X0-X3：译码输入E：译码控制E=0，译码

E=1，禁止译码X3-X0：0000-0111，第一片工作X3-X0：1000-1111第二片工作000-111

译码输入001000000-111

译码输入10100114第14页，课件共28页，创作于2023年2月d)译码器应用数据分配器：相当于有多个输出的单刀多掷开关，将从一个数据源来的数据分时送到多个不同的通道上去的逻辑电路。数据分配器示意图15第15页，课件共28页，创作于2023年2月译码器作为数据分配器

以74LS138为例说明用译码器实现数据分配器

0１0１16第16页，课件共28页，创作于2023年2月输入输出G1G2BG2AA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74138译码器作为数据分配器时的功能表17第17页，课件共28页，创作于2023年2月

74138工作条件：

G1=1，G2A=G2B=0例用74××138译码器实现函数用74××138实现任意组合逻辑函数18第18页，课件共28页，创作于2023年2月74××138集成译码器功能表输入输出G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7×H××××HHHHHHHH×XH×××HHHHHHHHL×××××HHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL3–8线全译码器能产生三变量函数的全部最小项。基于这一点能够方便地实现任意三变量逻辑函数。如何实现多于三变量的任意逻辑函数？19第19页，课件共28页，创作于2023年2月例：试用CT74LS138和与非门构成一位全加器。解:全加器的最小项表达式应为Si=Ci+1=全加器真值表输入输出

AiBiCiSiCi+1

10010

10101

11001

11111000000110100110

0101020第20页，课件共28页，创作于2023年2月21第21页，课件共28页，创作于2023年2月abcdfge1.数字显示框图2.半导体发光二极管七段显示器件共阳极显示器共阴极显示器显示器分段布局图4.5.3七段显示译码器要点亮共阳极显示的某一段，如何驱动？22第22页，课件共28页，创作于2023年2月abcdfgabcdefg111111001100001101101e3.七段数码显示原理共阴极显示器23第23页，课件共28页，创作于2023年2月4.集成显示译码／驱动器7447(共阳极)、7448(共阴极)逻辑图4个输入端3个控制端7个输出端内部电路（47、48电路相同，仅输出有效电平不同）24第24页，课件共28页，创作于2023年2月集成显示译码器功能框图7448功能框图ABCDagb...LTRBIBI/RBO47/4825第25页，课件共28页，创作于2023年2月集成电路显示译码器7448功能表十进制或功能输入BI/RBO输出字形LTRBIDCBAabcdefg0HHLLLLHHHHHHHL1H×LLLHHLHHLLLL2H×LLHLHHHLHHLH3H×LLHHHHHHHLLH15H×HHHHHLLLLLLL消隐脉冲消隐灯测试××××××LLLLLLLLHLLLLLLLLLLLLLL×××××HHHHHHHH26第26页，课件共28页，创作于2023年2月集成显示译码器7448控制端信号作用功能输入BI/RBO输出字形LTRBIDCBAabcdefg消隐脉冲消隐灯测试××××××LLLLLLLLHLLLLLLLLLLLLLL×××××HHHHHHHH逻辑功能

灭灯输入BI/RBO：该控制端有时作为输入，有时作为输出。当BI/RBO作输入使用且BI=0时，无论其他输入端是什么电平，所有各段输出a～g