计算机组成原理CPU

CPU数据通路所示为单总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器，M为主存(受R/W信号控制)，MAR为主存地址寄存器，MDR为数据缓冲寄存器。ALU由加减控制信号决定完成何种操作。另外，线上标注有控制信号，未标注的线为直通线，不受控制。现有直接寻址指令“ADDD”完成(AC)+(D)一AC的功能操作。请画出该指令的指令周期流程图，并列出相应的微命令控制信号序列。假设该指令的地址已放入PC中下图所示为单总线数据通路的CPU结构，IR为指令寄存器，PC为程序计数器，M为主存(受R/W#下图所示为单总线数据通路的CPU结构，IR为指令寄存器，PC为程序计数器，M为主存(受R/W#信号控制)，AR为主存地址寄存器，DR为数据缓冲寄存器。ALU由加减控制信号决定完成何种操作。线上标注有控制信号，例如Yi表示Y寄存器的输入控制信号，R1o示寄存器R1的输出控制信号。未标注的线为直通线，不受控制。总埃例：某单总线结构机器的数据通路如图所示，IR为指令寄存器，PC为程序计数器，M为主存，MAR为主存地址寄存器，MDR为数据缓冲寄存器。ALU由加减控制信号决定完成何种操作。另外，线上标注有控制信号，未标注的线为直

通线，不受控制。现有指令“ADD(Rl),R0”，完成(R0)+((R1))一(R1)的功能操作。请画出该指令的指令周期流程图，并列出相应的微命令控制信号序列。假设该指令的地址已放入PC中解：根据数据通路及指令确定微命令先后顺序；每个时钟周期安排一条微指令；可以把被控对象不同的微命令或占用时间较短的微命令安排在一个节拍内完成；每条微指令以把某数据或地址打入寄存器结束。如果没指定用微程序实现，就用通用的流程。时钟功能有效控制信号第二种功能C1MAR-(PC)PCout，MARin但有效控制信号C2MDR—M(MAR)PC-(PC)+1MemR,MDRinEPC+1完全相同C3IR-(MDR)MDRout,IRinC4指令译码无C1MAR—(R1),M(Addr)—M(MAR)R1out，MARinC5MAR—(R1)C2M(Data)—M,MDR—M(Data)MemR,MDRinEC6MDR—M(Data)C3A-(MDR)MDRout,AinC7A—(R0)C4AC—(R0)+(A)R0out,Add,ACinC8AC—(MDR)+(A)C1M(Addr)—(MAR)地址线直通C2MDR—(AC)ACout,MDRinC9MDR—(AC)C3M(Data)—MDR,M—M(Data)MDRoutE,MemWC10M(Data)—MDR,M—M(Data)C4未用

上题如用指定用微程序实现，在有效控制信号中每条微指令后要加一条把下址地段打入CMAR的微指令。可参考计数器法和下址字段法(用T1，T2)。时钟功能有效控制信号第二种功能C1(T1)MAR-(PC)PCout，MARin但有效控制信号T2CMAR—Ad(CMDR)CMARinC2(T1)MDR—M(MAR)PC—(PC)+1MemR,MDRinEPC+1完全相同T2CMAR—Ad(CMDR)CMARinC3IR—(MDR)MDRout,IRinT2CMAR—微地址形成部件—OP(IR)CMARinC4指令译码无C1MAR—(R1)，M(Addr)—M(MAR)R1out，MARinC5MAR—(R1)C2M(Data)—M,MDR—M(Data)MemR,MDRinEC6MDR—M(Data)C3A—(MDR)MDRout,AinC7A—(R0)C4AC—(R0)+(A)R0out,Add,ACinC8AC—(MDR)+(A)C1M(Addr)—(MAR)地址线直通C2MDR—(AC)ACout,MDRinC9MDR—(AC)C3(T1)M(Data)—MDR，M—M(Data)MDRoutE，MemWC10M(Data)—MDR，M—M(Data)T2CMAR—Ad(CMDR)CMARinC4未用12-14.某计算机中有ADD和JMP指令，每个时钟周期内的控制信号如下:ADDJMPT1PCout、MARin、PC+1、ReadT2MDRout、IRinT3R1out、YinPCout、YinT4R2out、Zin、AddIRout、Add、ZinT5Zout、R3inZout、PCin12,写出控制信号PCout，Add，IRout的逻辑表达式。答:1PCout=T1*(ADD+JMP)+T3*JMPAdd=T4*(ADD+JMP)IRout=T4*JMP13.假定该计算机的所有控制信号如表中所列，采用微指令设计技术，微指令控制字段的编码格式使用直接编码法，写出对应ADD指令的微程序，每个时钟周期安排一条微指令。注意：先确定每个控制信号在控制字段中的位置。12345678PCoutMARinPC+1ReadMDRoutIRinR1outYin9101112131415

R2outZinAddIRoutZoutR3inPCin12345678910111213141511110000000000000001100000000000000011000000000000000111000000000000000011014.假定该计算机的所有控制信号如表中所列，采用微指令设计技术，指令控制字段的编码格式使用直接编码法，写出对应JMP指令的微程序，每个时钟周期安排一条微指令。注意：先确定每个控制信号在控制字段中的位置。36.解:12345678PCoutMARinPC+1ReadMDRoutIRinR1outYin9101112131415R2outZinAddIRoutZoutR3inPCin123456789101112131415111100000000000000011000000000100000010000000000000000111000000000000000101例设计微指令控制字段，要求使用最少控制位，并保证微指令本身的并行性。abcdefghijI1VVVVLVVVVI2VVVVVLVVVVVVVV解：分析各微命令之间的相容和相斥关系：某指令中同时出现的微命令是相容的，不能放入同一字段。从微指令中微命令较多的开始分析，如I4中， b、d、g、h、iI］中，a、 g、h、ib、d、g、h、i不能放入同一字段，微指令控制字段起码要有5段（位），而a可能与b或d在一段，视a、b、d之间的关系。尽量将相斥的微命令安排在同一字段。a、b、e（和f），c、g、j相斥。e和f在同一指令中出现，可合用一个控制位某微命令在较多的微指令中出现，该微命令可单独安排一位，如d、h、i。综上分析，设计出微指令控制字段

2211100无操作01abe,f00无操作01cgj00无操作01d00无操作01h00无操作01i下图所示为单总线数据通路的CPU结构，IR为指令寄存器，PC为程序计数器，M为主存(受R/W#信号控制)，AR为主存地址寄存器，DR为数据缓冲寄存器。ALU由加减控制信号决定完成何种操作。线上标注有控制信号，例如Yi表示Y寄存器的输入控制信号，Rlo示寄存器R1的输出控制信号。未标注的线为直通线，不受控制。总埃FC+1FC+1单总线CPU的结构7.ADDR2,R0指令完成(R0)+g)—R2的功能操作。请写出该指令执行周期流程图，假设该指令的地址已放入PC中。答：指令执行周期流程：PC—MAR,PC+1—PCDBUS—MDR,MDR—IRR2—XR0-Y,ADD(加微命令)Z—R28ADDR2,(Ro)指令完成((R。))+(R2)—R?的功能操作。请画出该指令执行周期流程图，并列出相应的微命令控制信号序列。假设该指令的地址已放入PC中。答：指令执行周期流程：PC—MAR,PC+1—PC(R),DBUS—MDR,MDR—IRR0—MAR(R),DBUS—MDR,MDR—XR2-Y,ADD(加微命令)Z—R29.ADDR1,mem指令完成(mem)+(R1)—R1的功能操作，mem为内存地址。请写出该指令执行过程。假设该指令的地址已放入PC中。解：指令执行过程：PCfMARPC+—PC（R）,DBUSfMDR,MDRfIRIR（地址段mem）fMAR,RDBUSfMDR,MDRfXR1fY,ADD（加微命令）ZfR1LOADR1,mem指令完成（mem）fR1的功能操作，mem为内存地址。请写出该指令执行过程。假设该指令的地址已放入PC中。答:指令执行过程：PCfMARPC+1fPC（R）DBUSfMDRMDRfIRIR（地址段mem）fMAR（R）DBUSfMDRMDRf