计算机组成原理样卷及答案

算术逻辑单元的潮为（）B知CFUo B、ALUoJCUo D、MAK。EPROM是指（）D土读与存储器B_只读存储器C」'褪存储器 D可寸瓣可缄呈只读存储器3-异步通信的应答方式不包括（）D不互锁 B、半互锁 C.全互锁 D、以上者阡包括4.三辛噂中式总线候肿，式^供挪章最敏感。A冬链式查询 B一计数器定^查询 C一独立请求 D、以上都不正确5一下面说法正确的是：（）B.M存储系统层次结构主要■»现在缓存-主存层次上B、 缓存-主存层次主要解决CPU和主存速度不匹配的问题：J王带口缓存之间晚据调枷摧序员也是不透明的；D、主存格甫存之间的数据调动由硬件单岷成。&一动态RAM的BH!不包括〔）D集中B、分散刷新 C、异步刷新 D、同步刷新7.关于程修询方式、中断方式、DMA方式说涛昔误的是（）DA、程序查询方式使CPU和I0设备处于串!亍工作状态，CPU工作效率不高5B、 中断方式进一步提高了CFU的工作效率/J三者中DMA方式中CPU的工作效率最高jD"以上者阡正确W.第L页共5页S-发生中断请求的条件不包括（）DA-F寸酷拥亍结束 B一次I-O操作结束机器内^卷生故障 D_一次DXU操作结SDXU的数据传送过程不包括（）AA、..就始化 B、预处理C、数据传送. D、后处理10-下冽射中最大的敬为（）BA.（10010101）1B.（227）?（96）s D-（143）51.1.设3?位浮点数中，符号位为1位，阶码为，位，尾数位为？3位，贝伯所能表示的最大规.格化正数为（）BA-（2-ZJ3SXr12-B.[1-（1-2^1]^2^-C.+◎一泠X产 广叽产12.定点运算中，现代I十算机都采用 做加成蟾算成：）BA、原码B、补码 C、反内 移码13- 中乘积白喏号位在运具过程中自然形成成KA、原码一（立乘 B、原码两位乘 C、彳隔一（坪 D、以上者阡是4设芝为真值f唠绝对值,则E*]-=[-x]“能否成立（）CA、一定成立 B、不一定成立 C、不能成立 以上者所正确成最少可以用几位二数^可表示任一5位长的十进制整数」够）AA、17 B、16 G15 D、IS二、填空题（共10分，每题1分）1一总线圈傍为翔尤圈豚口如通同空制）总线通信常用呷中源、段通信、半命通信、分嚣通信。（同蜒信〉寸蛇计算机系统中的作用不同，存储器主要分为主存储器、辅助存储器、。（缓冲存储器〉随机存取存储器i安其存储信息的原理不同，可分为静态RAM和 o（动态RAM）2设备与主服换信息Sffi精空制方式1程膏询^式、中断方式.lOjffii方商10处理册式。（DMA方式）程序查询方式中为了完成查询需要执行的三条指令分另伪那3翔旨令.（传送J旨令）二浮点数由阶码和两部分组成如尾数〉8-38制数也1川1的补码为o（10011）?-吊昭T立乘中乘数符号■为负时的方法。（校正法）io.浮点数加减;去的步骤切寸阶、尾数求和、、舍入、W蜥。濒格化I第2贝共5贝得分!评卷入复查人三、得分!评卷入复查人三、判断题（共1。分，剧1分）LCPU的核心吝畔为ALU和CU.（）V2.将完成一次总线操作部寸|'晌为总色锅朗。（）V在■各通信中，通信双方采用的是半互锁方式。（）X—船来说，存储器的速度越高，每位价格艇高°（ ）J5一静态RAM比动态XAM的应用更为广'泛。（）x&通常选ROM存放系统程序、标准子程商咯类常数，RAM贝暖为用居程而设计的。（）J二接口和端口是相同的概念。（）：，：8-在大中型计算机系统中，采用［。通道的方式进行数据交换° J?-若贝〔J—定有x>y0（）X1。-彳阉加S法中，符号位不参噬算。（）「：得分评卷入得分评卷入复查人四、简答题（共直分，每题5分）1-总线倍期分为哪几个阶段？简让这些阶段。答：1、申请分《阶段：由需要使用总线的主模块提出申请，经总线1购几构夬定下T专输周期的思撇醐灼ST某一申请者；A寻址阶段：取得了使用权的主模块通过总戡发出本;欠要访问的从模块的地:止及有关命冬启动参与本次传^的队模如3、传数阶段：主戳^职谢夬进彳魂据交换，数据由'源模块发出，经数据总线流入目的模L结束阶段：主模块的有关信息十秘系统总线上撤除让出总线使用权。

2-简春旅心里蚯种刷新旅。答：1、集中吊勤：集中另弱是在规定舫个另弱醐内，对全音阵储单元集中一段时间逐行进彳亍刷新，止阂麝页停止读与操作；»分眺撕：分鼬SR®指对蚓亍存储单元制嗷a螫铀醐酝晦%、异步BBi：异步刷新是前两W方式㈱合，它既可缩短”死时间2又充分利用最大刷新间「物2雎的特点。五、计算:题（共网分，每题1口分JL假设CPU执行某段程序时共访问ca职命中迎/次,访问主存60口次，出口e曲的存取周期是3际，主存白描职周期是求函ie的命中率以及cache-J存系统的刊瞒问]寸阈瞰率。解：顷加命中率为：9400/（9400^500）=0.9415明0=5,所以访问主存时向是cache的5倍设访问皿he的时间为则cadiB-主存系统访I、耐率为1（0.94^0.06^5^100^30.65%平十满I'珂寸间为；30ns*0.94-150ns*0.06=37.2ns2.已务DZ进制数A=tLimSBMT11L求蚀*]噂:A/]*解：由题可知[A>1.1000,[B]>=1.1010,[-B]v=O.OLLO所以.蚀只卜=0卜=1一100。一加]卜=1一1O1U11.0010结果的符号与原操作符号相同，故末武即[A^]-.=1.0010[A-B]=-=[Ay=1.1000H句2一口11口即；A-B]-=!.即；A-B]-=!.1110得分评卷人得分评卷人复查人六、设计题（共1。分，每题1。分）1-设某机主存容量为NB,皿侦容量为32KB,每个字块有8个字，每字32位.设计一个四路组丰朋关映*寸和匚眈氐组织。（1）画出主存地址字段中各段的位如⑵设皿址的初态为空，CPU—次从主存第L1,'，、、、部号单元读出叩个字，并重复蹴匕;欠序读$凯问命中率是多少七

（3〉若cache的速度是主存的6倍，试问有cache丰斯cache相比，速醪醍高多少倍？解：（1）每字块8个字，每个字爻位，所以主存地址字块中字块内地址为5位（野4=了0Cadi。容量对32KB=>15B字块大小为护（328〉=32=2"5B所以cache地址共15位，共有Z（15-5>2-1口块根据四路组丰瞬映射，cache分为①1014=2-8组主存容量为8XIB=y-23B所以主存通止共兽位主存字块标记为23-8-5=1。位所以主存地址格式为主存字块标记组地址主存字块标记组地址字块内地址8位5位⑵由于每个字块中有8个字，且初态为空，因此CPU读。号单元时。未命中，必须访问主存，同寸将字所在的主存块调入的血第0组中的任意一块内，接着CPU读1■■了号单浏廿玲中，同里，CPU读第8、16、.…一88号拌珠命中，所以共有”次未命中，命中率为（90^8-12）/（90*8）=0.?&4⑶设E&存取醐为、则主存厕为他没有皿&的访I'邙寸间为故糜L有cadiE的访问时间为（叩*8-12）t-6t*12所以提高倍数为 :（甘伊丸）（?0+8-12）-61*12]-1=4.54一、基础知识（50分）1、 名词解释（10分）机器字长SRAMEPROM指令系统微指令2、 选择题（10分）1） 设字长32位，使用IEEE格式，则阶码采用表示。A.补码B,原码C,移码D,反码2） 四片74181ALU和一片74182CLA器件相配合，具有如下进位传递功能组内先行进位，组间先行进位组内形波进位，组间先行进位A.形波进位 B.组内先行进位，组间先行进位组内形波进位，组间先行进位C.组内先行进位，组间行波进位 D.3） 某SARM芯片，其存储容量为64KX16位，该芯片的地址线数目和数据线数目分另"是。A,16,16B.16,64,C.64,8D.64,164） 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用。堆栈寻址方式B.立即寻址方式C,隐含寻址方式D.间接寻址方式微5） 程序控制器中，机器指令与微指令的关系是。A.每一条机器指令由一条微指令来执行一段机器指令组成的程序可由一条微指令执行一条微指令由若干条机器指令组成每一条机器指令由一段用微指令编成的微程序来解释执行3、填空题（10分）1）存储一①一并按②一 顺序执行，这是冯•诺依曼型计算机的工作原理。2） 相联存储器是按 ③访问的存储器。3） 主存与cache的地址映射有④、⑤、⑥三种方式。4） 通常指令编码的第一个字段是 ⑦ 。5） 异步通信方式可分为⑧、⑨、⑩三种类型。4、问答题（20分）1） 在计算机中，为什么要采用多级结构的存储器系统2） 简述CPU的功能.3） 试比较水平型微指令与垂直型微指令。4） 简述总线集中控制的优先权仲裁方式。、综合应用（50分）1、 已知X=-0.1101,Y=0.1011,试用补码一位乘法计算XXY （15分）2、指令格式如下所示。OP为操作码字段，试分析指令格式特点。（10分）15 10 7 32 0OP源寄存器基值寄存器偏移量（16位）3、某32位机共有微操作控制信号52个，构成5个相斥类的微命令组，各组分别包含4个,5个,8个15个可20个微命令，已知可判定的外部条件有CY和ZF两个，微指令字长29位。（1） 给出采用断定方式的水平型微指令格式（2）控制存储器器的容量应为多少位？ （10分）4、某8位机采用单总线结构，地址总线16根（A15~A0,A0为低位），双向数据总线8根（D广D。,，控制总线中与主存有关的有MREQ（允许访存，低电平有效），R/布（高电平为读命令，低电平为写命令）主存地址空间分配如下：0~8191为系统程序区，由只读存储器芯片组成；8192~32767为用户程序区;最后（最大地址）2K地址空间为系统程序工作区,上述地址为十进制数，按字节编址，现有如下存储器芯片：ROM:8KX8位（控制端仅有C）RAM（静态）：16KX1位，2KX8位，4KX8位，8KX8位请从上述芯片中选择适当芯片设计该计算机存储器，画出主存储器逻辑框图,注意画出选片逻辑（可选用门电路及3:8译码器74LS138）与CPU的连接，说明选哪些存储器芯片,选多少？三、基础知识（50分）1.选择题（10分）1）在机器数中，零的表示形式是唯一的。A.原码 B.补码C.移码D.反码2）主存贮器和CPU之间增加cache的目的是 。A解决CPU和主存之间的速度匹配问题B扩大主存贮器容量C扩大CPU中通用寄存器的数量D既扩大主存贮器容量，又扩大CPU中通用寄存器的数量3）某SRAM芯片，存储容量为64KX16位，该芯片的地址线和数据线数目为。A64,16 B16,64C64,8D16,16。4）相联存储器是按进行寻址的存储器。A.地址指定方式 B.堆栈存取方式C.内容指定方式 D。地址指定与堆栈存取方式结合5）寄存器间接寻址方式中，操作数处在 。A.通用寄存器B.主存单元C,程序计数器D.堆栈2.填空题（20分）1）8位二进制补码所能表示的十进制整数范围是 （1）至（2），前者的二进制补码表示为 （3），后者的二讲制补码表示为（4）。2） 移码表示法主要用于表示（5）数的阶码£，以利于比较两个（6）的大小和移位操作。3）存储器地址译码方式有 _、 （8）等两种。4） 指令操作码字段表征指令的（9），而地址码字段指示（10）。5） CPU从主存取出一条指令并执行该指令的时间叫做（11），它常用若干个顼2）来表示，而后者又包含有若干个—。6） CPU的功能主要有（14）控制，（15）控制，（16）控制和（17）加工。7） 总线集中控制的优先权仲裁方式有（18）、 （19）、 （20）等三种。3、简答题（20分）1） 简述CPU中的逻辑器件：程序计数器PC，地址寄存器MAR，指令寄存器IR及ALU等的作用。2） 试比较水平型微指令与垂直型微指令。3） 主存与cache的地址映射方式有哪几种？4） 何谓异步通信？异步通信有哪些方式？四、综合应用（50分）TOC\o"1-5"\h\z1、已知X=-0.1001,Y=0.1011,试用补码补码不恢复余数法求X.Y （15分）2、指令格式如下所示。OP为操作码字段，试分析指令格式特点。 （10分）31 26 22 18 17 16 15 0OP—源寄存器变址寄存器偏移量已知某机采用微程序控制方式，其存储器容量为512X48（位），微程序在整个控制存储器中实现转移，可控制微程序的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示。则微指令中的三个字段分别应多少位？（10分）微命令字段判别测试字段下地址字段-操作控制一J 顺序控制 -4.用16KX8位的SRAM芯片构成64KX16位的存储器，问：地址线、数据线各为多少根？共需要多少片16KX8芯片画出存储器结构图及与CPU连接的示意图？（15分）五、基础知识（50分）名词解释机器字长：计算机一次能处理数据的为数，通常与CPU的寄存器位数有关。SRAM:静态随机存储器。EPROM:可编程可改写只读存储器。指令系统：一台计算机所有指令的集合。微指令：在CPU周期使计算机实现一定操作功能的一组微命令的集合。选择题：C；B；A；C；D填空题:程序，地址，内容，直接映像，全相联映像，组相联映像，操作码字段，全互锁，半互锁，非互锁。1）为了缓解主存储器读写速度慢，不能满足CPU运行速度需要的矛盾，另一方面又要解决主存储器容量小，存不下更多的程序和数据的难题，当前计算机系统中，广泛采用了多级结构的存储器系统。2）CPU的主要功能：（1）指令控制（2）操作控制（3）时间控制（4）数据加工3） （1）水平型微指令比垂直型微指令，并行操作能力强，灵活性强（2）水平型微指令执行一条机器指令所要的微指令数目少，速度快（3）水平型微指令用较短的微程序结构换取较长的微指令结构（4）水平型微指令与机器指令差别大4） 链式查询方式，计数器定时查询方式，独立请求方式二、1.解:[X]补=11.0011,[-X]补=00.1101[Y]补=0.1011部分积乘数YnYn+1说明00.00000.10110+00.1101YnYn+1=10,加［-X］补00.110100.011011.1011右移一位得P100.0011010.101YnYn+1=11，右移一位得P2+11.00110010.10右移一位得P311.0110YnYn+1=10,加［-X］补

11.1011001+00.110100010.1右移一位得P400.1000YnYn+1=01,加［X］补00.0100+11.0011YnYn+1=01,加［X］补11.01110001最后一步不移位••・[XXY]补=1.01110001 ；XXY=-0.100011112.解：（1）操作码字段OP为16位，可指定26=64（2） 双字长（32位）二地址指令，用于访问存储器。（3） 一个操作数在源寄存器（共32个），另一个操作数在存储器中（由基值寄存器和偏移量决定）。所以是RS型指令。3.解：水平型微指令格式如下:D28-D26D25〜D23D22-D19D18-D15D14-D10D9D8D7〜D04个微命令5个微命令8个微命令15个微命令20个微命令条件测试字段下一地址字段3位3位4位4位5位2位8位控制存储器器的容量为:28X29=256X29位4.解:主存地址空间分配如下：根据给定条件，选用:ROM:8KX8位芯片1片；RAM:8KX8位芯片3片；2KX8位芯片1片；3:8译码器仅用Y0Y1Y2Y3和Y7的输出端，且对最后的2KX8位选片还需加门电路译码Do…D7CS•••ROM8KB•••••••••CPUA^-A12lD7D0RAMCS8KBA0A12CS•••RAM8KBRAMRAMCS8KBCS「2KBR/WR/WAo•••A12A15MREQYoY1 Y2 Y3 Y4Y5Y6Y7ABC74LS138B卷参考答案基础知识选择题：B；A；D；C；B填空题：（1） -27 （2） +27-1 （3）10000000 （4） 01111111 （5）浮点数（6）阶码（7）单地址译码（8）双地址译码（9）操作（10）操作数地址（11）指令周期（12）机器周期（13）时钟周期（14）指令（15）操作（16）时序（17）数据（18）链式查询方式（19）计数器定时查询方式（20）独立请求方式问答题：1） 程序计数器PC：保存下一条指令的地址；地址寄存器MAR：保存当前的访存地址指令寄存器IR：保存当前正在执行的指令；ALU:实现各种算术逻辑运算2） （1）水平型微指令比垂直型微指令，并行操作能力强，灵活性强（2）水平型微指令执行一条机器指令所要的微指令数目少，速度快（3）水平型微指令用较短的微程序结构换取较长的微指令结构（4）水平型微指令与机器指令差别大3） 直接映像，全相联映像，组相联映像4） 异步通信是指在总线通信时没有统一的始终标准，采用应答方式完成.异步通信方式有全互