数字无线视频通信系统设计

本文由金凤凰2023奉献pdf文档也许在WAP端浏览体验不佳.提议您优先选择TXT,或下载源文献到本机查看.技术纵横TECHNOLOGYREVIEW数字无线视频通信系统地设计■电子科技大学王尽秋简介一种用于家庭可视门铃地无线视频通信系统.该系统将数字摄像头采集地图像数据通过滤波、摘要关键词放大等处理,调制到２．４ＧＨｚ地载波上,由无线收发模块发射出去；接受端将该视频数据解调还原,并传送到显示模块,在ＬＣＤ显示出来.ｎＲＦ２４０１无线视频信号ＡＴ８９Ｃ５２摄像头７２６０b5E2RGbCAP目前,国内安装地可视门铃多数是有线地,或是通过类似于电视系统地调幅或调频方式来发送图像地.出于成当地考虑,这些可视门铃系统传播距离受限制,信号质量不高,抗干扰性差.伴随顾客规定地提高,尤其是在大型别墅中,门铃和图像接受端相距较远,这就需要将有线变为无线,模拟信号调幅或调频无线传播变为数字信号调制<ＦＳＫ,ＱＦＳＫ,ＧＦＳＫ）无线传播.ＦＳＫ<ＦｒｅｑｕｅｎｃｙＳｈｉｆｔＫｅｙｉｎｇ）即键控频移,ＱＦＳＫ<ＱｕａｄｒａｔｕｒｅＦｒｅｑｕｅｎｃｙＳｈｉｆｔＫｅｙｉｎｇ）即正交键控频移,ＧＦＳＫ<ＧｕａｓｓｉａｎＦｒｅｑｕｅｎｃｙＳｈｉｆｔＫｅｙｉｎｇ）即高斯键控频移.通过系统地数字化,图像信号质量得到提高,抗干扰性得到大大加强；同步,整个系统地体积相比其他地传播方式将会减小诸多,因此,具有广泛地商业应用价值和发展前景.由于我们地系统用于别墅单顾客地可视门铃,因此对图像地持续性规定不高.设想一下,在户主听到门铃响,再到门口查看监视器地画面至少需要３ｓ.只需要传输１帧图像到监视终端,让户主看到来访者是谁就可以了.因此由于成当地原因,我们会把采集到地图像直接传播出去而中间不会加上昂贵地图像压缩解压缩芯片.整个数字无线视频通信系统重要由三个模块构成：图像采集模块、数据传播模块、图像接受显示模块,如图１所示.p1EanqFDPw图像采集模块数据传播模块图像接受显示模块数字摄像头7620FPGA(缓存图像数据到存储器RAM,控制RF模块,发送数据到RF模块>RF数据I/ODXDiTa9E3d单片机MCU(初始化7620,控制其他外设>其他外设<键盘,照明…>视频数据缓冲(512KB>图２图像采集模块硬件构造输出并行１６位图像信号,包括８位地色度信号、８位地亮度信号以及场同步与行同步信号.１帧图像<６４０×４８０）地尺寸是６４０×４８０×１６＝４９１５２００<位）假如以ＲＦ发送模块ｎＲＦ２４０１地最大速度１Ｍｂｐｓ来计算,发送１帧图像所要地时间为４９１５２００／１００００００＝４．９１５２<ｓ）这显然太长了.不过,７６２０尚有一种工作模式就是,通过减少辨别率来减少图像尺寸.这种模式提供了３２０×２４０地图像.这样,图像数据不到３ｓ就可以抵达接受端,满足可视门铃地规定.８位色度信号、８位亮度信号以及场同步与行同步信号先通过ＦＰＧＡ缓存到ＲＡＭ,同步转换为异步串行数据,通过ＲＦ模块发送.图３是７６２０地工作时序.图３中,Ｙ信号是８位亮度信号,ＵＶ是８位色度信号.ＶＳＹＮＣ是场同步信号,ＨＲＥＦ是行同步信号.ＦＰＧＡ地工作是完毕图像数据地缓存控制以及启动ＲＦ模块发送图像数据.这里,采用Ａｌｔｅｒａ企业地ＥＰＦ６０１６.它是一颗１６０００门地ＦＰＧＡ.图４为ＦＰＧＡ与摄像头７２６０、ＭＣＵ以及ＲＦ模块地连接示意图.图４中,Ｕ１为ＥＰＦ６０１６ＡＴＣ１００,Ｊ１是ＦＰＧＡ与摄像头７２６０地连接插座.Ｙ、ＵＶ、ＶＳＹＮＣ和ＨＲＥＦ地定义如RTCrpUDGiT图１系统模块构成１图像采集模块该模块地硬件框图如图２所示.摄像头７６２０是２５６色３０万像素地ＣＭＯＳ摄像头.它5PCzVD7HxA22２００４．７TECHNOLOGYREVIEW技术纵横前,ＲＥＡＤＹ是ＭＣＵ对ＦＰＧＡ地控制信号,ＤＡＴＡ是ＦＰＧＡ与ＲＦ模块之间地串行数据线.当顾客按下门铃,ＭＣＵ收到命令启动照明灯,同步初始化摄像头７２６０,并发送ＲＥＡＤＹ信号给ＦＰＧＡ,告知其准备接受图像信号.由７２６０地工作时序可以看到,当摄像头采集到一帧图像后,ＶＳＹＮＣ便发送１个高电平,ＦＰＧＡ准备接受信号.１帧图像由诸多行构成.这些行在场同步信号ＶＳＹＮＣ地两个高电平之间传送,而每一行地信号传播则由ＨＲＥＦ同步.当ＨＲＥＦ地上升沿来到后,ＦＰＧＡ开始接受图像数据.在ＰＣＬＫ地上升沿,每一行地图像数据通过Ｙ口和ＵＶ口送出,从时序图可以看到１行包括６４０个点.ＦＰＧＡ需要将收到地图像缓存到５１２ＫＢ地ＲＡＭ,需jLBHrnAILg偶场VSYNCt8t8(FODD=0>奇场(FODD=1>要有２０位地地址信号线和８位地数据信号线.ＦＰＧＡ采集到地图像信号是并行地数字信号.要将这些信号发射出去,还需要转化为异步串行数据,这个工作由ＦＰＧＡ来完毕.我们所规定地异步串行通信协议和通用地ＲＳ２３２协议类似：xHAQX74J0X0Y0Y1Y2Y3Y4Y5Y6Y7UV0UV1UV2UV3UV4UV5UV6UV71起停始止8位亮度数据8位色度数据位位LDAYtRyKfE没有信号时,ＤＡＴＡ线为高电平；要传送数据地时候,先发送１个低电平脉冲<起始位）,紧接着２个字节地数据<Ｙ［７：０］,ＵＶ［７：０］）,然后再发送１个高电平脉冲<停止位）.１帧有效地串行数据就由这几部分构成.微控制器ＭＣＵ重要完毕如下几种任务：①初始化数字摄像头７６２０；②控制其他外设,接受和处理键盘命令,控制照明设备地开启等；Zzz6ZB2LtkHREFt6t2PCLKxt1t4t312有效数据640t5t7③与ＦＰＧＡ协同工作,并提供人机接口.ＭＣＵ采用常用地ＡＴ８９Ｃ５２.图像采集模块地工作流程如图５所示.dvzfvkwMI1Y<7:0>/UV<7:0>２图像传播模块图像传播模块<ＲＦｍｏｄｕｌｅ）由一块单片无线收发芯片ｎＲＦ２４０１完毕.ｎＲＦ２４０１VSYNCTvsY<7:0>/UV<7:0>1行Tve工作在２．４～２．５ＧＩＳＭ频带,集成了频率综合器、功率放大器、晶体振荡器和调制器.由于ｎＲＦ９０２使用了晶体振荡器rqyn14ZNXIT行图３７６２０工作时序PCLKHREFVSYNCUV7UV6UV5UV4UV3UV2UV1UV0Y7Y6Y5Y4Y3Y2Y1Y0EmxvxOtOco门铃钮按下？YCON19J1N数据接受模块启动发声模块单片机启动照明,向数据传播模块发送开始振铃命令,告知FPGA启动图像采集进行图像采集,FPGA向存储器缓存一定地数据后,开始向数据传播模块发送数据SixE2yXPq593Y094Y195Y296Y397Y498Y599Y6100Y775767980828490925859606165667374VSYNCHREFPCLKREADYDATAUV0UV1UV2UV3UV4UV5UV6UV719181716151413121110987654321U1I/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/OI/O49410512318nCEOnCETDITDOTCKTMSI/OI/OI/OI/OI/OI/OI/OI/OEPF6010ATC100-1VCCINTVCCINTVCCINTVCCINTVCCINTVCCINT62138547188数据采集发送完毕？Y关闭照明N图４ＦＰＧＡ与７２６０和ＭＣＵ地信号连接图５图像采集模块工作流程２００４．７Microcontrollers&EmbeddedSystems23技术纵横VDDC610nFC510nFTECHNOLOGYREVIEW完毕.ｎＲＦ２４０１可以同步发射１组、R222kΩ接受２组信号.在突发脉冲模式下,将ＲＸ和ＣＥ置高,２００μｓ地建立时间后,ｎＲＦ２４０１开始监测空中,接收到有效地数据包后解调为本来地数字信号,送到端头、地址和ＣＲＣ位,ＭＣＵ发出中断命6ewMyirQFLL13.6nH1.0pFC8C322nFRFI/O1.0pFL222nHAVDDPWR_UPTESTAVDDAVSSIREF2423222120197CLK18DATA9DVDD10AVSS11XC212XC1PWR_UPCEDR2CLK2DOUT2CSDR1CLK1DATA123456CEDR2CLK2DOUT2CSDRIAVSSAVDDVSS_PAANT2ANT1VDD_PA181716151413C42.2nFC9令,ＤＲ１拉高.ＭＣＵ也可以置ＣＥ为低来中断ＲＦ字地接受,同步为载入数据输出合适频率地时钟.当所有地数据载入后,将ＤＲ１拉低,准备接受下一种数据包.<２）图像转换和暂存kavU42VRUsU1OFN24/5X5X1C733nFR11MΩC122pFC222pFｎＲＦ２４０１传播给ＦＰＧＡ地异步串行数据,通过ＦＰＧＡ转换为并行数据并暂存到缓冲区<５１２ＫＢ地外部ＲＡＭ）,收到ＭＣＵ地命令后将ＲＡＭ内地数据送到ＬＣＤ显示.当整幅图像都被接受后来,ＦＰＧＡ将存储地视频发送到ＬＣＤ控制器ＳＥＤ１３５３.出于安全性地考虑,系统同步还外挂有２ＭＢ地闪存来保留视频历史记录.图像转换和暂存地过程,其实是前面图像采集地逆过程.接受部分ＦＰＧＡ地设计与发送部分类似,这里不再详述.<３）图像显示图像显示由ＬＣＤ控制器ＳＥＤ１３５３和ＬＣＤ显示模块ＭＣＴ－Ｇ３２０２４０ＤＮＣＷ－１５Ｎ构成.ＳＥＤ１３５３是一种点阵ＬＣＤ控制器,支持地辨别率高达１０２４×１０２４<单色显示）,能同多种微控制器接口.图８为ＳＥＤ１３５３与ＬＣＤ显示模块和ＭＣＵ等设备地连接图.ＳＥＤ１３５３地控制信号和图像显示地地址信号由ＭＣＵ提供.ＦＰＧＡ从ＲＡＭ获得待显示地图像数据,得到ＭＣＵy6v3ALoS8916MHz图６ｎＲＦ２４０１外围电路和稳定地频率合成器,因此频率漂移很低.电源电压范围为２．４～３．６Ｖ,输出功率为１０ｄＢｍ,电流消耗仅９ｍＡ.输出功率和频偏可通过外接电阻进行编程.输出信号为调制地ＧＦＳＫ<高斯键控频率信号）,很轻易通过３线串行Ｉ／Ｏ口进行收发.图６为ｎＲＦ２４０１在无线通信中扩展地外围电路.通过ＰＷＲ－ＵＰ、ＣＥ、ＣＳ引脚地选择,ｎＲＦ２４０１可以工作在激活／等待／节能模式.这里,使ｎＲＦ２４０１工作在激活地突发脉冲<ｓｈｏｃｋｂｕｒｓｔ）模式.该模式使用片上ＦＩＦＯ.在不使用ＭＣＵ控制数据操作状况下,能以极低地功耗运行数字部分而又以极快地速度<最高为１Ｍｂｐｓ）传播数据,从而大大减少了电流消耗,减少了系统成本并且减少了传播时地“空中冲突”冒险.ＦＰＧＡ送来地异步串行数据通过ｎＲＦ２４０１内部地ＲＦ带通滤波、低噪声放大、频率综合和脉冲放大,被调制成２．４ＧＨｚ上地ＧＦＳＫ信号,完毕图像信号地传播.M2ub6vSTnP其他外设<键盘,背光…）MCU(控制其他外设）256色LCD和控制器SED1353３图像接受显示模块图像接受显示模块重要由三部分构成：图FPGA(缓存图像数据到存储器,从RF模块接受数据,传播数据到LCD显示>视频历史记录(2MB闪存>像接受、图像转换和暂存、图像显示.如图７所示.<１）图像接受图像接受部分也是由无线收发芯片ｎＲＦ２４０１0YujCfmUCw图像接受模块<ｎＲＦ２４０１）视频数据缓冲(512KB存储器>图７图像接受显示模块硬件构造24２００４．７TECHNOLOGYREVIEW技术纵横嵌入式家庭网关中ＳＰＩ接口地软件模拟■郑州轻工业学院黄布毅童志文陈晓雷摘要关键词简介嵌入式家庭网关地基本框架和信息流程,及其ＣＰＵＳ３Ｃ４５１０Ｂ地体系构造和内部资源；阐明在所选用ｕＣｌｉｎｕｘ操作系统下,添加ＳＰＩ接口驱动程序地详细过程.家庭网关Ｓ３Ｃ４５１０ＢｕＣｌｉｎｕｘＳＰＩ软件模拟eUts8ZQVRd引言伴随信息社会地发展,网络和信息家电越来越多地出目前人们地生活中.人们普遍规定将家庭内地所有家用电器与Ｉｎｔｅｒｎｅｔ连接起来,实现主人在远方用计算机或通过Ｉｎｔｅｒｎｅｔ对家庭用电设施进行监控.家用电器制造商可以通过网络对其生产地设备进行售后跟踪服务；家用电器有故障时能自动按预设地邮件地址来发送电子邮件进行报警.这就需要有一种“家庭网络中央控制器”它对外与Ｉｎｔｅｒｎｅｔ连接,对内通过家庭内部无线.局域网将所有家用电器连接成一体,从而保证信息家电安全地接入Ｉｎｔｅｒｎｅｔ.目前,多数研究单位推出地家庭网络智能控制器,均以ＰＣ或准ＰＣ机作为硬件平台,由于价位高而均未被市场容纳.嵌入式Ｉｎｔｅｒｎｅｔ是近几年发展起来地一项新兴技术.以３２位ＡＲＭ嵌入式微处理器为硬件平台,通过移植嵌入式操作系统ｕＣｌｉｎｕｘ内核,开发对应地硬件驱动、微型ＧＵＩ和上层应用软件,最终实现产品化地嵌入式家庭网络中央控制器.该系统具有体积小、功耗低、价格便宜地特点.命令后将数据传送给ＳＥＤ１３５３,由它将一幅图像地数据临时缓存到存储器.当户主按下应答键,ＭＣＵ传达显示命令,ＳＥＤ１３５３就从存储器取出数据传送给ＬＣＤ,户主就能见到来访者了.sQsAEJkW5T时钟控制信号单片机地址信号MCU控制信号SED1353LCD显示屏存储器１系统地硬件构成本系统以高性能、低价格地Ｓ３Ｃ４５１０Ｂ为主ＣＰＵ.它是Ｓａｍｓｕｎｇ企业推出地基于ＡＲＭ７ＴＤＭＩ核,精简指令系统地３２位高速微处理器.工作电压为３．３Ｖ,内核ＡＲＭ７ＴＤＭＩ地工作电压为２．５Ｖ,大大减少了芯片地功耗.Ｓ３Ｃ４５１０Ｂ片上资源：一种总线仲裁器可以根据总线仲裁优先级在片上功能模块和外围设备之间进行系统总线控制权分派；８ＫＢ指令、数据复用Ｃａｃｈｅ,每１２８ｂｉｔ