常用数字逻辑门输入输出特性测试

常用数字逻辑门输入输出特性测试第1页，课件共15页，创作于2023年2月二、实验原理1．数字逻辑门的逻辑电平。数字逻辑门的输出高低电平不是一个值，而是一个范围。数字逻辑门输入高低电平与输出高低电平的电压范围不同，即它的输入信号允许一定的容差，称为噪声容限。第2页，课件共15页，创作于2023年2月典型CMOS逻辑系列（HC系列）的规格如图所示。第3页，课件共15页，创作于2023年2月TTL逻辑系列（74LS、74S、74ALS、74AS、74F）的逻辑电平和噪声容限

第4页，课件共15页，创作于2023年2月

门的输出电压VO

随输入电压Vi

而变化的曲线VO＝f(Vi)

称为门的电压传输特性。

当负载电路所需驱动电流增大时，输出特性就不像理论值那样理想了，逻辑门的输出电压值与规定值之间有较明显的差异。当负载电路所需驱动电流过大时，逻辑门的输出电压值就会落在逻辑电平未定义区域。造成电路工作不正常。VTH=VDD/25V电源下CMOS非门电压传输特性VOUTVIN5.01.53.55.0VTH第5页，课件共15页，创作于2023年2月

实际电路能接多大的电阻负载是以逻辑门的输出电流的形式给出的：IOLMAX：输出低态且仍能维持输出电压不大于VOLMAX时，输出端能吸收的最大电流。IOHMAX：输出高态且仍能维持输出电压不小于VOHMIN时，输出端可提供的最大电流。第6页，课件共15页，创作于2023年2月2.扇出系数NO

扇出系数NO

是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，CMOS门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数NOL和高电平扇出系数NOH。总扇出=Min[NOL，NOH]。第7页，课件共15页，创作于2023年2月3.速度影响TTL门电路工作速度的主要因素是电路内部管子的开关特性、电路结构及内部的各电阻阻数值。电阻数值越大，工作速度越低。管子的开关时间越长，门的工作速度越低。影响CMOS电路工作速度的主要因素在于电路的外部，即负载电容CL。CL是主要影响器件工作速度的原因，由CL所决定的影响CMOS门的传输延时约为几十纳秒。第8页，课件共15页，创作于2023年2月五、实验任务1．反相器电压传输特性的测试1）用示波器实测电源电压VDD【测试提示】： 用数字示波器测试直流信号电压值时，应选择参数平均值（Vavg），而不是峰峰值（Vpp）或幅值（Vamp），否则测到的只是直流的纹波。 示波器垂直因数不宜过大或过小。垂直因数过大可能影响测试精度，垂直因数过小当电压值变化时波形容易超出屏幕显示范围，不便观察。一般设置为（1V—2V）/div较为适宜。第9页，课件共15页，创作于2023年2月1．反相器电压传输特性的测试

2）采用逐点测试法，即调节RW，使Vi从VO向高电平变化，用示波器逐点测得Vi及VO，记入表3.3.2中，然后绘成曲线。第10页，课件共15页，创作于2023年2月实测电路连接方式电位器第11页，课件共15页，创作于2023年2月

实测时，由于电源的影响以及每个具体器件的具体参数可能有差异，需对表格调整。当输出显著变化时，两个输入之间的间隔电压应设置较小，例如：间隔0.04V或者更小。第12页，课件共15页，创作于2023年2月2.负载变化对输出的影响测试。1）输出为高电平时按图3.3.6连接电路，输入低电平，调节电位器RW从大到小得到五个不同的电阻值R1、R2、R3、R4、R5，其中R5=0，对应不同阻值测输出数据填入表3.3.3并对数据进行分析。第13页，课件共15页，创作于2023年2月2.负载变化对输出的影响测试。2）输出为低电平时按图3.3.6连接电路，输入高电平，调节电位器RW从大到小得到五个不同的电阻值R1、R2、R3、R4、R5，其中R5=0，对应不同阻值测输出数据填入表3.3.4并对数据进行分析。第14页，课件共15页，创作于2023年2月3.负载电容对输出的影响测试按图3.3.7连接电路，输入加入1KHzTTL信号，测试输出