ic技术发展对多处理器系统电路设计的影响

ic技术发展对多处理器系统电路设计的影响

eda软件在电路设计中的应用随着ic制造技术的快速发展，ps、gb等芯片的计算、处理能力和数据传输能力显著提高。基于这一假设的多处理器系统在雷达、图像治理、声学等实时数据处理领域和通信领域得到了广泛应用。同时,IC封装技术和制造工艺的发展也大幅度提高了多处理器系统的集成度,这在一定程度上满足了诸如弹载、星载等特殊应用背景下对系统尺寸的限制。然而,在IC技术进步带来诸多优势的同时,也为系统电路设计带来了诸如功耗估计与系统散热、信号完整性(SI)、电磁兼容性(EMC)等新的问题,因此在系统电路设计过程中必须综合考虑电、热、力等多种因素。近年来,借助EDA软件在整个电路设计过程中进行电、热、力等方面综合仿真的设计理念逐渐为电路设计人员所接受和采用。通过对系统整体和关键芯片建模,在整个电路设计中分别进行功耗、信号完整性、热、EMC以及其它各种仿真,可以为设计提出综合性的指导和反馈建议,确保系统在设计阶段就能达到预期要求,大大缩短了设计周期并提高了成功率。本文针对FPGA和DSP构成的多处理器系统,结合EDA最新技术和作者多年的电路设计经验,提出了一种系统电路设计的综合仿真方法,并以雷达信号处理机为例详细分析说明了各仿真环节的功用、方法及仿真结果,为多处理器系统的电路设计提供了借鉴。1系统电路的综合模拟方法1.1电路设计的可扩展性在多处理器系统设计中,不仅要求系统具有并行多通道的实时处理能力和高速数据传输能力,还要有良好的可扩展性与通用性,最重要的是在不同的工作环境下要有稳定的工作状态,这些都对电路设计提出了严格的约束和极高的要求。在传统的电路设计环节中辅以电、热、力多方面的综合仿真,可有效的提高多处理器系统电路设计的成功率和性能,具体设计过程如图1所示。1.2常用的电路设计仿真工具针对以上4个仿真环节,主要芯片厂商都推出了相关芯片的仿真模型及仿真软件,EDA供应商也提供了功能强大的电路设计仿真工具。表1为在图1几个仿真环节操作中常用的工具。从表1中可以看出,HyperLynx可以完成SI、热和EMC三方面的仿真,配合PowerEstimating和XpowerAnalysis进行FPGA和DSP的功耗仿真,则可完成由多处理器的系统电路综合仿真。2项目实例2.1fpga高速链路口图2是一个由4片ADSP-TS201和XC5VSX35T构成的并行信号处理系统的结构框图,用于某多功能雷达的实时信号处理。该系统采用了共享总线的紧耦合架构;并且,4个DSP通过高达4GB/s数据吞吐量的链路口实现了彼此的全互联,可灵活地支持共享总线与消息传递两类主要并行计算模型。同时,与外部其它板卡通过高速链路口及总线互联,拥有高速实时的数据交换与灵活可靠的控制能力。该系统要求电路设计必须满足:系统主频能稳定运行于480MHz(芯片最高主频500MHz),为了保证各处理器同步,4片DSP及FPGA的工作时钟必须同频同相;系统外频,即共享总线能稳定运行于80MHz,从而使得每个DSP可通过共享总线以相同速度访问其它3个DSP及共享存储器(SDRAM和Flash);系统主频480MHz的条件下,链路口能以最高性能全速运行,即双向吞吐量960MB/通道;热的约束详见本节热仿真部分、力的约束在本系统中暂未做要求。2.2能耗分析结果在PowerEstimating中输入相应的工作条件参数,并在XC5VSX35T中加入正交解调等信号处理模块,工作时钟设置为128MHz,采用XpowerAnalysis进行功耗分析,二者的分析结果分别如表2、表3所示。从中可以看到DSP和FPGA单片的功耗都在3W左右,如果采用单个DC-DC模块集中式供电,势必造成电流过大,加重电源散热的要求,因而可考虑采用多个DC-DC模块为每个处理器进行分布式供电,但对PCB的布局及电源退耦滤波要求较高。2.3si模拟2.3.1星型拓扑结构及信号特性根据设计需求,确定总线拓扑结构及PCB叠层目前,多片处理器互联常用的总线拓扑主要有菊花链和星型两种拓扑结构,在菊花链结构下,接收端DSP接收波形不仅传输延迟不同,而且靠近驱动端的DSP波形受到严重的反射影响。更重要的是,菊花链结构只适用于总线上仅有一个Master的情形,无法满足设计需求中DSP0-DSP3中任何一个都可为驱动方(即总线Master)的需求,因而本设计中选择星型结构的总线拓扑。通过端接策略和时序仿真,确定关键信号的端接方式和布线规则为了保证信号完整性,从理论上讲,星型拓扑结构的每个分支都应进行AC端接,然而每个分支进行端接的方案会导致端接元件数目巨大且DSP的负载增加,因而实际设计中,应该结合器件的时序需求,合理安排端接,确保信号完整性满足需求即可。图3是TS201驱动强度配置为-5级,所有分支无端接时总线信号接收端的仿真结果。图3中,Testload表示TS201数据手册中时序参数测试时的标准负载对应的接收波形;而其它则为实际拓扑结构和传输特性下几个DSP和SDRAM的接收波形。由图3可见,与标准负载下的接收信号相比,实际负载条件下的接收信号波形虽然有严重过冲,但TS201引脚内部的钳位电路使之可兼容3.3V信号,因而引起的过冲效应可以忽略,只要再分析信号的时序裕量即可。DSP处理器总线操作时序裕量的典型定义为:其中,T通过串扰仿真,确定合理的布线间距等参数在DSP、FPGA芯片和星型拓扑布线通道等区域布线密度很大,不同信号线间容易产生串扰,特别是总线类型的信号线,为了保持等长,通常采用1簇平行线。根据高速数字信号传输的相关理论,可采取加大线间距、减小平行走线(即耦合长度)等措施来减少串扰影响。2.3.2星型拓扑内通道密度和比bga根据Pre-layout仿真得到的布线约束,完成PCB的布局布线。由于布局布线的密度很大,尤其是在星型拓扑的中心位置和BGA内部,而高速信号也多集中在此区域。借助BoardSim的整板交互式仿真工具,设置相应的参数如串扰阈值、时延最大误差、阻抗最大误差等,可以得到整板的端接、时序、串扰、阻抗等信号完整性报告。2.4热片面积被扩大的仿真热通过传导、对流、辐射三种方式传递在系统非密闭的情况下,在DSP和FPGA上加装散热片能够有效地降低系统温度。然而,许多应用中的多处理器系统往往处于密闭腔体中,热往复很大,依靠散热片扩大散热面积的方法难以起到很好的效果。为了改善密闭环境下的散热效果,通常可采用:1)PCB平面层散热;2)PCB敷裸铜并使之与金属腔体紧密相连,利用金属腔体散热;3)专用的导热管等。这些措施的散热效果可通过在Thermal中设置适当的边界条件来进行仿真。在本系统的散热设计中,通过1)和2)两种措施来增强散热效果。根据实际结构设计,PCB三条边与金属壳体相连,从图4的仿真结果来看,系统散热得到了很好的解决,温度控制在所有芯片的正常工作范围内。最高温度出现在FPGA处,为了进一步改善散热效果,可在FPGA顶部设计导热管与腔体相连。2.5统板间互联的80hm时钟线通常,在数字系统中,时钟信号是最大的辐射源,以系统与其它系统板间互联的80MHz时钟线为例,在BoardSim中自动检查该网络的辐射,测试距离为3米。从图5结果来看,80MHz时钟信号在各个频点辐射都没有超过FCC、CISPR-ClassA&B2.6力学模型分析系统通过动力仿真软件Simpack、ADAMS等,可快速建立系统的动力学模型,包括结构、约束、各种外力或相互作用力,分析系统各部件在不同工作环境下所受的载荷。由于仿真分析过程较为复杂且本设计中暂未对此进行要求,限于篇幅,本文不再赘述,具体方法可以参照文献[6]。3雷达信号网络设计的基础本文针对多处理器系统电路设计中存在的信号完整性、功耗与散热、EMC等问题,提出了一种电、热、力多学科综合仿真方法。通