基于Quartus II的CPLD的数字系统设计与实现第3章 门 电 路_第1页
基于Quartus II的CPLD的数字系统设计与实现第3章 门 电 路_第2页
基于Quartus II的CPLD的数字系统设计与实现第3章 门 电 路_第3页
基于Quartus II的CPLD的数字系统设计与实现第3章 门 电 路_第4页
基于Quartus II的CPLD的数字系统设计与实现第3章 门 电 路_第5页
已阅读5页,还剩65页未读 继续免费阅读

付费下载

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

37582Z3主编第3章

路基本门电路复合逻辑电路3.1

基本门电路与逻辑或逻辑非逻辑3.1.1

与逻辑与逻辑原理设计要求硬件环境建立工程编译仿真硬件实现1.与逻辑原理当决定一件事情的各个条件全部具备时,这件事情才会发生,这样的因果关系,称之为与逻辑关系。2.设计要求对与门进行功能仿真和时序仿真,对比两种仿真的区别,并用硬件实现与逻辑,用两个按键作为输入控制一个发光二极管的亮、灭,以此来验证与的逻辑关系。3.硬件环境图3-1与门实验所用资源示意图4.建立工程图3-2与逻辑电路图5.编译仿真图3-3输入波形文件图5.编译仿真图3-4与逻辑功能仿真图5.编译仿真图3-5与逻辑时序仿真图6.硬件实现图3-6引脚锁定图3.1.2

或逻辑或逻辑原理设计要求硬件环境建立工程编译仿真硬件实现1.或逻辑原理当决定一件事的各个条件中,只要有一个具备,这件事情就会发生,这样的因果关系,叫做或逻辑关系。2.设计要求对或门进行功能仿真和时序仿真,对比两种仿真的区别,并用硬件实现或逻辑,有两个按键作为输入控制一个发光二极管的亮、灭,以此来验证或的逻辑关系。3.硬件环境这里的硬件环境与上面的与逻辑的完全一样。由两个按键控制一个发光二极管的亮、灭。所使用的开发装置中的资源示意图如图3-1所示。4.建立工程如图3-7或逻辑电路图5.编译仿真图3-8或逻辑功能仿真图5.编译仿真图3-9或逻辑时序仿真图6.硬件实现这里将引脚与硬件对应的引脚关系锁定,同样如图3-6所示。3.1.3

非逻辑非逻辑原理设计要求硬件环境建立工程编译仿真硬件实现1.非逻辑原理表3-5非逻辑真值表2.设计要求对非门进行功能仿真和时序仿真,对比两种仿真的区别,并用硬件实现非逻辑,用一个按键作为输入控制一个发光二极管的亮灭,以此来验证非逻辑的关系。3.硬件环境这里的硬件环境与上面的与逻辑的有所区别,这里只用一个按键S1。一个按键控制一个发光二极管的亮灭。4.建立工程图3-10非逻辑电路图5.编译仿真图3-11输入波形文件图5.编译仿真图3-12非逻辑功能仿真图5.编译仿真图3-13非逻辑时序仿真图6.硬件实现图3-14引脚锁定图3.2

复合逻辑电路与非逻辑电路或非逻辑电路异或逻辑电路同或逻辑电路与或非逻辑电路3.2.1

与非逻辑电路与非逻辑原理设计要求硬件环境建立工程编译仿真硬件实现1.与非逻辑原理与非门逻辑运算式表示为Y=(A·B)′。可以理解为只有A和B都为1(真)时Y才为0(假)。2.设计要求对与非门进行功能仿真和时序仿真,对比两种仿真的区别,并用硬件实现与非逻辑,有两个按键作为输入控制一个发光二极管的亮灭,以此来验证与非的逻辑关系。3.硬件环境这里的硬件环境和与逻辑的完全一样。由两个按键控制一个发光二极管的亮灭。4.建立工程图3-15与非逻辑电路图5.编译仿真图3-16输入波形文件图图3-17与非逻辑功能仿真图5.编译仿真图3-18与非逻辑时序仿真图6.硬件实现图3-19引脚锁定图3.2.2

或非逻辑电路或非逻辑原理设计要求硬件环境建立工程编译仿真硬件实现1.或非逻辑原理与非门逻辑运算式表示为Y=(A+B)′。可以理解为只有A和B都为0(假)时Y才为1(真)。2.设计要求对或非门进行功能仿真和时序仿真,对比两种仿真的区别,并用硬件实现或非逻辑,用两个按键作为输入控制一个发光二极管的亮灭,以此来验证或非的逻辑关系。3.硬件环境这里的硬件环境与上一节的完全一样。用两个按键控制一个发光二极管的亮灭。4.建立工程图3-20或非逻辑电路图5.编译仿真图3-21输入波形文件图图3-22或非逻辑功能仿真图5.编译仿真图3-23或非逻辑时序仿真图6.硬件实现图3-24引脚锁定图3.2.3

异或逻辑电路异或逻辑原理设计要求硬件环境建立工程编译仿真硬件实现1.异或逻辑原理异或门逻辑运算式表示为Y=A′·B+A·B′。可以理解为只有A和B不等时Y才为1(真)。2.设计要求对异或门进行功能仿真和时序仿真,对比两种仿真的区别,并用硬件实现异或门逻辑,用两个按键作为输入控制一个发光二极管的亮灭,以此来验证异或门的逻辑关系。3.硬件环境这里的硬件环境和与逻辑的完全一样。用两个按键控制一个发光二极管的亮灭。4.建立工程图3-25异或逻辑电路图5.编译仿真图3-26输入波形文件图图3-27异或逻辑功能仿真图5.编译仿真图3-28异或逻辑时序仿真图6.硬件实现图3-29引脚锁定图3.2.4

同或逻辑电路同或逻辑原理设计要求硬件环境建立工程编译仿真硬件实现1.同或逻辑原理同或逻辑运算式表示为Y=A·B+A′·B′。可以理解为只有A和B相等时Y才为1(真)。2.设计要求对同或门进行功能仿真和时序仿真,对比两种仿真的区别,并用硬件实现同或门逻辑,用两个按键作为输入控制一个发光二极管的亮灭,以此来验证同或门的逻辑关系。3.硬件环境这里的硬件环境和与逻辑的完全一样。用两个按键控制一个发光二极管的亮灭。4.建立工程图3-30同或逻辑电路图5.编译仿真图3-31输入波形文件图图3-32同或逻辑功能仿真图5.编译仿真图3-33同或逻辑时序仿真图6.硬件实现图3-34引脚锁定图3.2.5

与或非逻辑电路与或非逻辑原理设计要求硬件环境建立工程编译仿真硬件实现1.与或非逻辑原理与或非门逻辑运算式表示为Y=(A·B+C·D)′。在QuartusⅡ建立工程对与或非门进行仿真测试与硬件实验。2.设计要求对与或非门进行功能仿真和时序仿真,对比两种仿真的区别,并用硬件实现与或非逻辑,用4个按键作为输入控制一个发光二极管的亮灭,以此来验证与或非的逻辑关系。3.硬件环

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论