基于ssh的3dddflash构造技术研究

基于ssh的3dddflash构造技术研究

1细胞单位peri构造circularsummary（简称circout）的结构由美光（微型）和英特尔（英特尔）联合开发。3ddd字节单元（刀片）的阵列堆栈用于外围电路c逻辑ic，以缩短3dsd网格解决方案的芯片面积。DIGITIMESResearch观察,三星电子(SamsungElectronics)已提出类似此一构造的COP(CellOverPeri)方案,将有利整合组件厂(IntegratedDeviceManufacturer;IDM)三星、东芝(Toshiba)提升其3DNANDFlash竞争力。然而,CellonPeri构造将原先在不同制程制作的3DNANDFlash与逻辑电路结合于单一制程,虽有其优点,但尚存诸多课题,包括相关产线与设备需延伸、扩大,将导致业者的资本支出增加,且3DNANDFlash经高温制程后,恐因高温而破坏下方CMOS电路,将影响良率。由于三星同时生产3DNANDFlash与逻辑电路,如CellonPeri构造能克服良率与成本等问题,可望成为其争取苹果(Apple)应用处理器(ApplicationProcessor;AP)订单的优势,而东芝半导体事业涵盖3DNANDFlash与系统LSI,美光与英特尔阵营亦可结合双方3DNANDFlash与CPU,运用CellonPeri构造,有助其提升3DNANDFlash竞争力。23化学机械研磨cheming3DNANDFlash引进CellonPeri构造,由于在形成外围区域后,需经过化学机械研磨(ChemicalMechanicalPolishing;CMP)制程使之平坦化,才能于其上形成3DNANDFlash单元数组,将使得CMP制程的重要性提高。2.1h解决方案芯片面积CellonPeri系由美光与英特尔阵营所开发,其与PeriunderCell是相同概念,意味着先形成外围(Peripheral)区域后,再堆栈单元,也就是运用将3DNANDFlash单元数组堆栈在外围电路CMOS逻辑IC上的方式,缩减3DNANDFlash解决方案的芯片面积(图1)。具体而言,CellonPeri构造将字符线译码电路与感测放大器(SenseAmplifier)电路置于下层,且将3DNANDFlash单元数组置于上层。为此,CellonPeri构造需增加约4层的金属配线,其中2层金属配线位在3DNANDFlash单元数组下方,用来链接上方3DNANDFlash单元数组及下方CMOS电路。至于另2层金属配线,则在3DNANDFlash单元数组上方,分别为位线与电源总线(Bus)。换个方式比喻,CellonPeri构造如同将商店街设于住宅下方的住商混合大楼,有利于节省土地面积,反观既有构造则如同住宅与商业用途各自分开的两栋大楼,需较大土地面积。由于外围区域占整体3DNANDFlash约30%面积,将3DNANDFlash单元数组堆栈在外围电路之上,有助于采用3DNANDFlash解决方案缩减芯片面积。2.2d法律法规及成本CellonPeri虽由美光与英特尔阵营开发,然而三星已提出类似此一构造的COP(CellOverPeri)方案,2015年12月三星于国际电子组件会议(InternationalElectronDevicesMeeting;IEDM)的技术解说讲座上,提出将3D内存数组堆栈于外围电路上的COP方案。三星运用COP,将3DNANDFlash单元数组堆栈在外围与核心电路上,可达成采V-NAND解决方案的最小芯片尺寸,然而COP在制程步骤与成本方面,尚存在课题待克服(图2)。IDM三星因同时生产3DNANDFlash与逻辑电路,CellonPeri构造可望应用于三星自有品牌移动装置用AP,并成为其争取系统级苹果AP订单的优势。除三星外,美光与英特尔阵营亦可运用CellonPeri构造,结合双方3DNANDFlash与CPU,而东芝则可将3DNANDFlash堆栈于其系统LSI上,以提升3DNANDFlash的竞争力。CellonPeri构造将原先在不同制程制作的3DNANDFlash与逻辑电路结合于单一制程,虽有助缩减芯片面积,但存在3项课题。首先,其相关产线与设备皆需延伸、扩大,将导致业者的资本支出增加。其次,3DNANDFlash在经过高温制程之后,堆栈于逻辑电路上,恐因高温而破坏下方CMOS电路,此将影响良率。另外,原先3DNANDFlash与逻辑电路分开制作,约需30天,然采用CellonPeri构造结合于单一制程,制作时间可能增加至45~60天。2.3化学研磨晶圆3DNANDFlash透过CellonPeri构造与逻辑电路整合于单一制程,需有足够的CMP对应,主因在形成外围区域后,需经过CMP制程使之平坦化,才能于其上形成3DNANDFlash单元数组。CMP制程系在旋转台(Platen)上装设抛光垫(Pad),将已经过化学气相沉积(ChemicalVaporDeposition;CVD)制程的晶圆吸附在吸头(Head)上,再施加压力,使晶圆旋转,配合研磨液(Slurry)进行化学或机械研磨,使晶圆平坦化(图3)。CMP主要可分成3种方式,其依据CVD制程所生成的晶圆薄膜特性,透过不同的研磨液,进行金属膜、氧化膜、多晶硅膜等不同方式的CMP,使晶圆平坦化。金属膜CMP制程可分成钨CMP与铜CMP,其中,铜CMP存在环境污染问题,而与氧化膜CMP相较,金属膜CMP所产生的研磨粒子(Particle)较多,然较少刮伤(Scratch)问题(图4)。另一方面,氧化膜CMP制程可大致区分成浅沟渠隔离(ShallowTrenchIsolation;STI)CMP,及层间介电层(Inter-LevelDielectric;ILD)/金属内介电层(Inter-MetalDielectric;IMD)CMP。观察氧化膜CMP主要架构,以90nm以下内存组件为例,其第一与第二步骤使用气相(Fume)二氧化硅研磨液,控制研磨量在300nm,第三步骤则采氧化铈研磨液,研磨量在250nm左右。与金属膜CMP相较,氧化膜CMP因氧化膜较脆弱,相对容易产生刮伤与缺陷(Defect),故需使用可有效减少刮伤与缺陷等问题的研磨液。2.4日商材料配比观察2015年全球CMP设备市场金额占有率,美商应用材料(AppliedMaterials)以60~70%市占率居冠,日商荏原制作所(Ebara)则以20~30%居次,而包括韩国工厂KCTech在内的其他业者合计占有率仅10%左右。整体观察,3DNANDFlash引进CellonPeri构造将使得CMP制程的重要性提高,而全球CMP设备主要掌握在美国与日本业者手中,在2016年美元与日圆汇率相对韩元强势的情况下,三星于取得CMP设备将面临较高的成本压力。3提升3dcdfle的增加至2016年上半年,全球3DNANDFlash主要由三星供应,2016年下半年随东芝、美光等内存业者陆续量产3DNANDFlash,全球3DNANDFlash供货商有4家。然而三星已规划增产3DNANDFlash,向着64层堆栈架构迈进,短期内三星仍将具备产能与技术优势。在供应家数增加的情况下,提升3DNANDFlash竞争力将渐受重视,美光与英特尔阵营所开发CellonPeri构造可缩减采3DNANDF