集成电路制造工艺流程

第一章集成电路制造工艺流程

集成电路（IC——IntegratedCircuit）

制造工艺是集成电路实现的途径，也是集成电路设计的基础。授课目的：(1)掌握基本工艺流程及其机理(2)掌握流程中每块光刻掩膜版对器件结构及电路形成的作用(3)深刻领会集成电路中的所有器件是在同时被制作教材参考页数：20-29来逢clai@2013年8月1集成电路制造工艺分类1.双极型工艺（bipolar）2.MOS工艺3.BiMOS工艺来逢clai@2013年8月2

§1-1

双极型集成电路工艺典型PN结隔离工艺是实现集成电路制造的最原始工艺，迄今为止产生的各种双极型集成电路制造工艺都是在此工艺基础上为提高器件、电路的性能而改进出来的。来逢clai@2013年8月31.1.1典型PN结隔离工艺流程(分步图示)P-Sub衬底准备（P型）

光刻n+埋层区

氧化

n+埋层扩散

清洁表面(1)来逢clai@2013年8月4P-Sub1.1.1典型PN结隔离工艺流程(分步图示)

生长n-外延

隔离氧化

光刻p+隔离区

p+隔离扩散

p+隔离推进、氧化N+N+N-N-(2)来逢clai@2013年8月51.1.1典型PN结隔离工艺流程(分步图示)

光刻硼扩散区P-SubN+N+N-N-P+P+P+

去胶、硼扩散

氧化(3)来逢clai@2013年8月61.1.1典型PN结隔离工艺流程(分步图示)

光刻磷扩散区

去胶、磷扩散

氧化P-SubN+N+N-N-P+P+P+PP(4)来逢clai@2013年8月71.1.1典型PN结隔离工艺流程(分步图示)

光刻引线孔

清洁表面P-SubN+N+N-N-P+P+P+PP(5)来逢clai@2013年8月81.1.1典型PN结隔离工艺流程(分步图示)

蒸镀金属

反刻金属P-SubN+N+N-N-P+P+P+PP(6)来逢clai@2013年8月91.1.1典型PN结隔离工艺流程(分步图示)

钝化P-SubN+N+N-N-P+P+P+PP

光刻钝化窗口

后工序(7)来逢clai@2013年8月101.1.2典型PN结隔离工艺

（光刻掩膜版汇总）埋层区

隔离墙

硼扩区

磷扩区

引线孔

金属连线

钝化窗口GNDViVoVDDTR来逢clai@2013年8月111.1.3典型PN结隔离工艺（正视版图汇总）来逢clai@2013年8月121.1.4外延层电极的引出欧姆接触电极：金属与参杂浓度较低的外延层相接触易形成整流接触（金半接触势垒二极管）。因此，外延层电极引出处应增加浓扩散。BP-SubSiO2光刻胶N+埋层N–-epiP+P+P+SiO2N–-epiPPN+N+N+钝化层N+CECEBB来逢clai@2013年8月131.1.5埋层的作用1.减小串联电阻（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长。BP-SubSiO2光刻胶N+埋层N–-epiP+P+P+SiO2N–-epiPPN+N+N+钝化层N+CECEBB2.减小寄生pnp晶体管的影响（第二章介绍）来逢clai@2013年8月141.1.6隔离的实现1.P+隔离扩散要扩穿外延层，与p型衬底连通。因此，将n型外延层分割成若干个“岛”。2.P+隔离接电路最低电位，使“岛”与“岛”之间形成的两个背靠背二极管反偏。N+N+N--epiPN--epiPP-Sub(GND)P-Sub(GND)P-Sub(GND)BP-SubSiO2光刻胶N+埋层N–-epiSiO2P+P+P+SiO2N–-epiPPN+N+N+N+CECEBB钝化层来逢clai@2013年8月151.1.7其它双极型集成电路工艺简介1.对通隔离：采用埋层技术在隔离墙的位置设置P型埋层，在后续的工序中P型埋层向上扩散，隔离墙扩散与P型埋层相接即可实现隔离，即隔离墙扩散的深度变浅，横向扩散尺寸减小，因而隔离所占面积减小。光刻胶BP-SubN+埋层SiO2P+P+P+PPN+N+N+N+CECEBB来逢clai@2013年8月161.1.7其它双极型集成电路工艺简介2.泡发射区：利用发射区上面氧化层最薄的特点，将整个芯片表面氧化层一同腐蚀，到发射区上面氧化层腐蚀净时停止腐蚀，这时发射区引线孔就自然形成了，省去套刻发射区引线孔，减小了发射区面积。光刻胶BP-SubN+埋层SiO2P+P+P+PPN+N+N+N+CECEBB来逢clai@2013年8月171.1.7其它双极型集成电路工艺简介3.磷穿透扩散：减小串联电阻4.离子注入：精确控制参杂浓度和结深5.介质隔离：减小漏电流光刻胶BP-SubN+埋层SiO2P+P+P+PPN+N+N+N+CECEBB来逢clai@2013年8月181-1思考题1-1-1.典型PN结隔离工艺与分立器件NPN管制造工艺有什么不同（增加了哪些主要工序）？增加工序的的目的是什么？1-1-2.NPN管的电极是如何引出的？集电极引出有什么特殊要求？1-1-3.典型PN结隔离工艺中隔离扩散为什么放在基区扩散之前而不放在基区扩散或发射区扩散之后？来逢clai@2013年8月191-1作业1-1-1.典型PN结隔离工艺中器件之间是如何实现隔离的？1-1-2.

设典型PN结隔离工艺允许的最小线宽、外延层的厚度和一般各相关图形间的间距都为W，画出最小面积NPN晶体管图形和剖面结构图，并分别估算W为1m

和0.5m时，在1cm2的芯片面积上可以制作多少个这种相互隔离的最小面积晶体管。（忽略金属线）来逢clai@2013年8月20

§1.2

MOS集成电路工艺

CMOS工艺是将NMOS器件和PMOS器件同时制作在同一硅衬底上的工艺，它已成为当前超大规模集成电路（VLSI）中的主流技术。通常有P阱CMOS工艺、N阱CMOS工艺、双阱CMOS工艺等。不同厂家、不同工艺线构成很多不同的CMOS工艺序列

。来逢clai@2013年8月211.2.1N阱硅栅CMOS工艺主要流程(分步图示)

（1）衬底准备P+/P外延片P型单晶片来逢clai@2013年8月22P-Sub1.2.1N阱硅栅CMOS工艺主要流程(分步图示)

（2）氧化（薄氧+生长Si3N4

）、光刻N-阱(nwell)来逢clai@2013年8月231.2.1N阱硅栅CMOS工艺主要流程(分步图示)

（3）

N-阱注入，N-阱推进，退火，清洁表面N阱P-Sub来逢clai@2013年8月24P-SubN阱1.2.1N阱硅栅CMOS工艺主要流程(分步图示)

（4）长薄氧、长氮化硅、光刻场区(active反版)P-SubN阱P-SubN阱来逢clai@2013年8月25P-SubN阱1.2.1N阱硅栅CMOS工艺主要流程(分步图示)

（5）场区氧化（LOCOS）,清洁表面

(之前可做N管场区注入和P管场区注入，提高场开启；改善衬底和阱的导电性能，减少闩锁效应（第2章））来逢clai@2013年8月26P-SubN阱1.2.1N阱硅栅CMOS工艺主要流程(分步图示)

（6）栅氧化,淀积多晶硅，多晶硅N+掺杂，反刻多晶（polysilicon—poly)（之前可作开启电压VTN调整注入）来逢clai@2013年8月271.2.1N阱硅栅CMOS工艺主要流程(分步图示)

（7）

光刻P+active注入区（Pplus

），P+注入，

（

硅栅自对准）P-SubP-SubP-SubN阱来逢clai@2013年8月281.2.1N阱硅栅CMOS工艺主要流程(分步图示)

（8）光刻N+active注入区（Nplus

—Pplus的反版），N+注入，

（

硅栅自对准）P-SubP-SubP-SubN阱来逢clai@2013年8月291.2.1N阱硅栅CMOS工艺主要流程(分步图示)

（9）淀积BPSG，光刻接触孔(contact)，回流P-SubP-SubN阱来逢clai@2013年8月301.2.1N阱硅栅CMOS工艺主要流程(分步图示)

（10）蒸镀金属1，反刻金属1（metal1)P-SubN阱来逢clai@2013年8月311.2.1N阱硅栅CMOS工艺主要流程(分步图示)

（11）绝缘介质淀积，平整化，光刻通孔(via)P-SubP-SubN阱来逢/p>