2023年南京信息工程大学《计算机组成原理》试卷A

南京信息工程大学试卷2009－2010学年第1学期计算机组成原理 课程试卷(A卷)本试卷共页；考试时间 分钟；任课教师； 出卷时间2009年12月学院 专业 年级 班学号 姓名 得分一、填空题〔120分〕在由n台计算机构成的并行计算机中，其运行程序的加速比一般都小于n，其主要缘由是 A 和 B 。程序中有不能并行的串行局部 存在通信开销在计算机系统当中，依据应用条件和硬件资源的不同，数据传输方式可以承受A传送、 B 传送和 C 传送三种方式。并行串行分时完成浮点加法或减法时，需要进展对阶、求和、规格化和舍入等步骤，在对阶时，使 A阶向B 阶看齐，使小阶的尾数向 C 移位，每 D 移一位其阶码加1，直到两数的阶码相等为止。小大 右右在多级存储体系中,Cache存储器的主要功能是

A ，虚拟存储器的主要功能是B 。匹配CPU和主存之间的速度 匹配主存和辅存之间的速度双端口存储器和多模块穿插存储器都属于 A 存储器构造。但是前者承受 B技术，而后者承受 C 技术。并行 空间并行 时间并行相联存储器不是按地址而是按_

访问的存储器，其在cache中存放_

在虚拟存储器中存放_ C 。内容 行地址表段表，页表，快表常用的地址映象方法有 A 、 B 、组相联映象三种。全相联 直接相联总线的通讯方式有 A 和同步两种。 异步二、选择题〔每题2分，共20分〕计算机中使用总线构造便于增减外设，同时 。 CＡ.削减了信息传输量 Ｂ.提高了信息传输速度Ｃ.削减了信息传输线的条数 Ｄ.三者均正确总线构造的主要优点是便于实现系统的模块化，其缺点是 。CＡ.传输的地址和掌握信息不能同时消灭Ｂ.传输的地址和数据信息不能同时消灭Ｃ.不能同时具有两个总线主设备Ｄ.不能同时使用多于两个总线设备指令周期是 。DＡ.CPU从主存取出一条指令的时间Ｂ.CPU执行一条指令的时间Ｃ.时钟周期时间Ｄ.CPU从主存取出一条指令并执行这条指令的时间组合规律掌握器和微程序掌握器的主要区分在于： 。DＡ.ALU构造不同 Ｂ.数据通路不同Ｃ.CPU存放器组织不同 Ｄ.微操作信号发生器的构成方法不同在微程序掌握器中，机器指令与微指令的关系是 。BＡ.每条机器指令由一条微指令来执行Ｂ.每条机器指令由一段微程序来解释执行Ｃ.一段机器指令组成的程序可由一条微指令来执行Ｄ.一条微指令由假设干条机器指令组成在指令格式中，承受扩展操作码设计方案的目的是 。C削减指令字长度增加指令字长度保持指令字长度不变而增加指令操作的数量保持指令字长度不变而增加寻址空间指令系统中承受不同寻址方式的目的主要是 。B实现存储程序的程序掌握缩短指令长度，扩大寻址空间，提高编程敏捷性可以直接访问外存供给扩展操作码的可能并降低指令译码难度微程序掌握器中“存储规律”是指将掌握规律存储在 中。AROM B.RAM C.PLA D.Cache某浮点机，承受规格化浮点数表示，阶码用移码表示〔最高位代表符号位码表示。以下哪个数的表示不是规格化浮点数。BA.阶码：1111111 尾数：1.1000„„00B.阶码：0011111 尾数：1.0111„„01C.阶码：1000001 尾数：0.1111„„01D.阶码：0111111 尾数：0.1000„„10最早提出“存储程序”概念的是： 。BBabbage B．V·Neumann C．Pascal D．Bell三、计算题〔1020分〕〔1〕10001101海明码〔无步骤不得分〕K=8r=4位号:123456789101112Pi占位:p1p2b1p3b2b3b4p4b5b6b7b8p1:b1b2b4b5b7p2:p3:p4:b1b2b5b3b3b6b4b4b7b6b8b8b7p1=b1@b2@b4@b5@b7=0 @为异或p1=b1@b3@b4@b6@b7=0p1=b2@b3@b4@b8=1p1=b4@b5@b6@b7@b8=1所以海明码为:001100011101G1=p1@b1@b2@b4@b5@b7=0G2=p2@b1@b3@b4@b6@b7=0G3=p3@b2@b3@b4@b8=0G4=p4@b4@b5@b6@b7@b8=0所以G1G2G3G4=0000经过检验无错〔2〕x=-0.1101，y=0.1011，用补码一位乘法求[x×y]=？补解[x]=11.0011，[-x]=00.1101 (用双符号表示)补 补[y]=0.1011 (用单符号表示)补局部积 乘数yy 说明00.00000.10110+00.110100.00000.10110+00.1101yy =10，加[-x]nn+1 补00.110100.011010.1011右移一位得P100.0011010.101yy =11，右移一位得nn+1P+11.0011yy =01，加[x]nn+1 补11.01100111.10110010.10右移一位得P3+00.1101yy =10，加[-x]nn+1 补00.100000100.010000010.1右移一位得P4+11.0011yy =01，加[x]nn+1 补11.01110001最终一步不移位2即 [x×y]=1.01110001补四、综合题〔840分〕1、请画出三总线构造系统总线系统总线内存总线CPU内存IOP(通道)I/O总线I/O接口 „ I/O接口2、某假想机主要部件如图1所示。其中：M——主存储器 MBR——主存数据存放器IR——指令存放器， MAR——主存地址存放器PC一—程序计数器 R0-R3——通用存放器C，D——暂存器要求依据此数据通路图，画出加法指令“ADD(R)，(R)+”的执行流程图。1 2该指令的含义是进展求和操作，源操作数地址在存放器R中，目的操作数寻址方式为自增1型存放器间址方式(先取地址后加1)。图1 数据通路图316220位基址存放器，416位变址存放器，1616位通用存放器，指令汇编格式中的S(源)，D(目标)都是通用mMOV(OP)AHLDA(OP)=(3C)H,MOV是传送指令，STA为写数指令，LDA为读数指令。15 109 87 43 0OP—OP—目标源OP基址源变址位移量15 109 8OP基址源变址位移量STA S,MOP—目标20位地址15 10OP—目标20位地址LDA S,M〔1〕第一种指令是单字长二地址指令，RR型；其次种指令是双字长二地址指RS型，其中S承受基址寻址或变址寻址，R由源存放器打算；第三种也是双字二地址指令，RS型，其中R由目标存放器打算，S20位地址〔直接寻址〕打算。〔2〕处理器完成第一种指令所花的时间最短，由于是RR型指令，不需要访问存储器。其次种指令所花的时间最长，由于是RS型指令，需要访问存储器，同时要进展寻址方式的变换运算〔基址或变址，这也要时间。其次种指令的执行时间不会等于第三种指令，由于第三种指令虽也访问存储器，但节约了求有效地址运算的时间开销。4、据微程序掌握器组成图简述工作过程指令存放器IR指令存放器IROP状态条件„地址译码微地址存放器地址转移规律微命令信号掌握存储器 „„S字段图3 微程序掌握器组成原理框图工作过程取机器指令CM --取指微指令--- UIR --微指令字段- 译码器微命令--主存---机器指令IR转微程序入口IR ---操作码- 微地址形成电路---微程序入口--UAR---CM----首条微指令-- UIR执行首条微指令:UIR ----微命令字段- 译码器-----微命令- 操作部件取后续微指令: 微地址字段现行微地址 ---- 微地址形成电路----后续微地址---UAR 运行状态CM----后续微指令- UIR红色字体为箭头上的字有一个16×161×4位的动态RAM〔芯片内是6×64构造，问：总共需要多少RAM存储体的组成框图。承受异步方式，如单元刷间隔不超过2ms，则刷信号周期是多少？如承受集中式