实验二++组合逻辑电路的设计与测试_第1页
实验二++组合逻辑电路的设计与测试_第2页
实验二++组合逻辑电路的设计与测试_第3页
实验二++组合逻辑电路的设计与测试_第4页
实验二++组合逻辑电路的设计与测试_第5页
已阅读5页，还剩25页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验二、组合逻辑电路的设计及测试实验内容：1、设计用与非门及用异或门、与门组成的半加器（74LS00、74LS86、74LS08）2、设计一个一位全加器，要求用异或门、与门及或门组成（74LS86、74LS08、74LS32）3、设计一位全加器，要求用与或非门实现（74LS51)4、设计一个对两个两位无符号的二进制数进行比较的电路，根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现（74LS08、74LS00、74LS20、74LS02）实验预习要求1、根据实验设计任务要求，建立输入、输出变量，列出真值表。2、按实际选用逻辑门的类型，用逻辑代数和卡诺图化简两种方法求出简化的逻辑表达式3、根据修改后的表达式，画出用标准器件构成的逻辑电路图，并标注管脚号。4、写出完整设计过程;熟练使用仿真软件，并进行仿真（没学过仿真软件的专业，可以不仿真）思考题：5、如何用最简单的方法验证与或非门的逻辑功能是否完好？思考题：6、与或非门中，当某一组与端不用时，应如何处理？一、实验目的掌握组合逻辑电路的设计与测试方法二、组合逻辑电路的设计流程三、实验设备与器件1、电子技术实验箱2、数字万用表3、主要参考器件

74LS00×2、74LS20×3、74LS86、74LS08、74LS51×2、74LS32、74LS02、74LS04四、实验内容实验内容：1、设计用与非门,以及用异或门、与门组成的半加器（74LS00、74LS86、74LS08）2、设计一个一位全加器，要求用异或门、与门及或门组成（74LS86、74LS08、74LS32）3、设计一位全加器，要求用与或非门实现（74LS51）4、设计一个对两个两位无符号的二进制数进行比较的电路，根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现（74LS08、74LS00、74LS20、74LS02）设计原理：１、半加器：两个一位二进制相加，叫做半加，实现半加操作的电路叫半加器。２、全加器：全加器是带进位的加法运算，即两个同位的加数和来自低位的进位三者相加，这种加法运算就是全加，实现全加运算的电路叫做全加器设计步骤：一、半加器1、列出半加器真值表2、写出并化简表达式（用与非门）3、画出逻辑图74LS00用异或门、与门组成的半加器逻辑表达式：逻辑图74LS867

人人文库> 全部分类> 专业文献 > 医学资料

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论