大学数字电子技术期末考试卷有答案4

自信考试诚信做人PAGEPAGE10用心用情服务社会上海应用技术学院2009—2010学年第2学期《数字电子技术》期（末）（B）试卷课程代码:B203115学分:3考试时间:100分钟课程序号:1862186318641865班级：学号：姓名:我已阅读了有关的考试规定和纪律要求，愿意在考试中遵守《考场规则》，如有违反将愿接受相应的处理。题号一二三四五六七八九十总分应得分2086816816810实得分试卷共7页，请先查看试卷有无缺页，然后答题。一、选择填空(每题2分，共20分)1．逻辑函数F=，当ABC的取值为（）时，F＝1。（a）000（b）011（c）101（d）1112．n个变量可以构成（）个最小项。（a）n（b）2×n（c）2n（d）2n－13．扇山系数No是指逻辑门电路（）。（a）输出电压与输入电压之间的关系数（b）输出电压与输入电流之间的关系数（c）输出端能带同类门的个数（d）输入端数4．输出端可直接连在一起实现“线与”逻辑功能的门电路是（）。（a）与非门（b）或非门（c）OC（OD）门（d）三态门5如需要判断两个二进制数的大小或相等，可以使用()电路。（a）译码器（b）编码器（c）数据选择器（d）数据比较器6．已知R、S是与门构成的基本RS触发器的输入端，则约束条件为()。（a）RS＝0（b）R＋S=1（c）RS＝l（d）R＋S=07．若4位同步二进制加法计数器当前的状态是1111，下一个输入时钟脉冲后，其内容为()。（a）0111（b）0110（c）1000（d）00008．可以用来实现并／串转换和串／并转换的器件是()。（a）计数器（b）移位寄存器（c）存储器（d）全加器9．一个用555定时器构成的单稳态触发器的正脉冲宽度为()。（a）0.7RC(b)1.4RC（c）1.1RC（d）RC10．常用的D／A转换电路是()。（a）权电阻D／A转换器（b）T型D／A转换器（c）倒T型D／A转换器（d）开关树型D／A转换器二、用卡诺图法化简函数（8分）（1）（2）三、.写出图示逻辑电路出端的逻辑表达式。（6分）&&TG1ABC“1”FR四、分析下图组合电路（要求写出输出表达式，列出真值表，说明其功能）(8分)五、设计一位全加器。（共16分）（1）列出全加器的真制表，设输入为A，B，Ci为进位输入,S为加法和，Cout为进位输出；（2）写出S,Cout的逻辑表达式，并化成最简与或式；（3）利用与非门实现全加器功能；（4）利用3/8线译码器74LS138实现全加器功能。74LS138的引脚图和功能表如下：输入输出S1+A2A1A0100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100××××11111111×1×××11111111六、下图为分频器电路，设触发器初态为0。（1）写出D触发器的特性方程；（2）画出Q1，Q2的波形。（3）求Q1，Q2频率（8分）七、图示电路中，设Q0、Q1、Q2初态为0，(1)写出驱动方程、状态方程；(2)画状态表和状态转换图。(3)画出波形图（至少八个CP脉冲）。(4)说明电路的逻辑功能。（16分）JJKCJKCJKC1CPQ0Q1Q2八.利用芯片74LS161（四位同步二进制计数器）和74LS151（八选一数据选择器）设计一个序列信号发生器，要求在一系列脉冲CP的作用下，能够周期性地输出“00010111”的序列信号。（芯片符号如图示）(1)写出分析设计过程；(2)完成连线图。（8分）74LS161功能表如下：清零预置使能时钟预置数据输入输出RDLDEPETCPD0D1D2D4Q0Q1Q2Q30XXXXXXXX000010XXABCDABCD110XXXXXX保持11X0XXXXX保持1111XXXX计数74LS151功能表：九、下图所示的555定时器电路，（1）判断该电路为何种类型电路（施密特触发器/单稳态触发器/多谐振荡器）？（2）若是施密特触发器，计算回差电压；若是单稳态触发器/多谐振荡器，计算脉冲宽度和占空比。（3）对应输入波形画出下图中输出波形。（10分）555定时器功能表：555定时器内部电路：

上海应用技术学院2009—2010学年第2学期《数字电子技术》期（末）（B）试卷课程代码:B203115学分:3考试时间:100分钟课程序号:1862186318641865班级：学号：姓名:我已阅读了有关的考试规定和纪律要求，愿意在考试中遵守《考场规则》，如有违反将愿接受相应的处理。题号一二三四五六七八九十总分应得分2086816816810实得分试卷共7页，请先查看试卷有无缺页，然后答题。一、选择填空(每题2分，共20分)1．逻辑函数F=，当ABC的取值为（b）时，F＝1。（a）000（b）011（c）101（d）1112．n个变量可以构成（c）个最小项。（a）n（b）2×n（c）2n（d）2n－13．扇山系数No是指逻辑门电路（c）。（a）输出电压与输入电压之间的关系数（b）输出电压与输入电流之间的关系数（c）输出端能带同类门的个数（d）输入端数4．输出端可直接连在一起实现“线与”逻辑功能的门电路是（c）。（a）与非门（b）或非门（c）OC（OD）门（d）三态门5如需要判断两个二进制数的大小或相等，可以使用(d)电路。（a）译码器（b）编码器（c）数据选择器（d）数据比较器6．已知R、S是与门构成的基本RS触发器的输入端，则约束条件为(a)。（a）RS＝0（b）R＋S=1（c）RS＝l（d）R＋S=07．若4位同步二进制加法计数器当前的状态是1111，下一个输入时钟脉冲后，其内容为(d)。（a）0111（b）0110（c）1000（d）00008．可以用来实现并／串转换和串／并转换的器件是(b)。（a）计数器（b）移位寄存器（c）存储器（d）全加器9．一个用555定时器构成的单稳态触发器的正脉冲宽度为(c)。（a）0.7RC(b)1.4RC（c）1.1RC（d）RC10．常用的D／A转换电路是(c)。（a）权电阻D／A转换器（b）T型D／A转换器（c）倒T型D／A转换器（d）开关树型D／A转换器二、用卡诺图法化简函数（8分）（1）解：本题的卡诺图如图1所示：(2)解：本题的卡诺图如图2所示：可得最简表达式为：三、.写出图示逻辑电路出端的逻辑表达式。（6分）&&TG1ABC“1”FR解：如图可以看出C为传输门TG的控制端，所以C取值不同时有不同的输出。当C=1时，传输门TG导通，当C=0时，传输门TG截止，四、分析下图组合电路（要求写出输出表达式，列出真值表，说明其功能）(8分)解：先写出其逻辑表达式为给出真值表如下数据Y1×××0000001010011这是一个四选一的数据选择器。五、设计一位全加器。（共16分）（1）列出全加器的真制表，设输入为A，B，Ci为进位输入,S为加法和，Cout为进位输出；（2）写出S,Cout的逻辑表达式，并化成最简与或式；（3）利用与非门实现全加器功能；（4）利用3/8线译码器74LS138实现全加器功能。74LS138的引脚图和功能表如下：输入输出S1+A2A1A0100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100××××11111111×1×××11111111解：（1）首先给出全加器的真值表如下表所示输入输出AiBiCiSiCout0000000110010100110110010101011100111111（2）写出其逻辑表达式对其进行化简得最简与或表达式（3）用与非门来实现全加器如图3所示。（4）用3/8线译码器74LS138来实现全加器如图4所示。六、下图为分频器电路，设触发器初态为0。（1）写出D触发器的特性方程；（2）画出Q1，Q2的波形。（3）求Q1，Q2频率（8分）解：（1）写出D触发器的特性方程为：再写出输出方程（2）画出波形图如图5所示。（3）求Q1，Q2频率Q1=2MHZQ2=1MHZ七、图示电路中，设Q0、Q1、Q2初态为0，(1)写出驱动方程、状态方程；(2)画状态表和状态转换图。(3)画出波形图（至少八个CP脉冲）。(4)说明电路的逻辑功能。（16分）JJKCJKCJKC1CPQ0Q1Q2解：（1）写出驱动方程写出状态方程（2）给出状态表如下表所示000011001010010001011100100010101010110000111000八.利用芯片74LS161（四位同步二进制计数器）和74LS151（八选一数据选择器）设计一个序列信号发生器，要求在一系列脉冲CP的作用下，能够周期性地输出“00010111”的序列信号。（芯片符号如图示）(1)写出分析设计过程；(2)完成连线图。（8分）74LS161功能表如下：清零预置使能时钟预置数据输入输出RDLDEPETCPD0D1D2D4Q0Q1Q2Q30XXXXXXXX000010XXABCDABCD110XXXXXX保持11X0XXXXX保持1111XXXX计数74LS151功能表：解：九、下图所示的555定时器电路，（1）判