计算机组成与系统结构资料课件

计算机组成与系统结构计算机组成与系统结构1第８章CPU的结构和功能8.1CPU的结构8.3指令流水8.2指令周期8.4中断系统第８章CPU的结构和功能8.1CPU的结构8.2回顾Q1：数据如何输入到计算机？Q2：计算机如何存储这些数据？Q3：计算机如何运算这些数据？Q4：计算机如何按步骤执行运算？Q5：数据如何输出到计算机？程序的顺序时间序列回顾Q1：数据如何输入到计算机？程序的顺序38.1CPU的结构指令控制：确保指令按程序的顺序执行操作控制：产生、传送和管理完成每条指令所需的控制信号时间控制：使指令的执行严格按照时间序列进行数据加工：由运算器对数据进行算术运算和逻辑运算处理中断一、CPU的功能8.1CPU的结构指令控制：确保指令按程序的顺序执行4一、CPU功能8.1取指令分析指令执行指令，发出各种操作命令控制程序输入及结果的输出总线管理处理异常情况和特殊请求1.控制器的功能2.运算器的功能实现算术运算和逻辑运算一、CPU功能8.1取指令分析指令执行指令，发出各种操作命5冯·诺依曼计算机硬件框图

程序存储器输出设备输入设备运算器控制器数据结果计算二、CPU结构框图8.1冯·诺依曼计算机硬件框图

程序存储器输出设备输入设备运算器控6计算机总线式组成二、CPU结构框图8.1计算机总线式组成二、CPU结构框图8.17二、CPU结构框图1.运算器的组成8.1ALU暂存器通用寄存器条件码寄存器.......2.控制器的组成取指、译码、产生控制信号并控制各部件有序执行程序计数器（PC）指令寄存器指令译码器操作控制信号形成部件时序信号产生器中断机构二、CPU结构框图1.运算器的组成8.1ALU8CPU的结构框图寄存器ALU

中断系统CUCPU控制总线数据总线地址总线8.1CPU的结构框图寄存器ALU中断CUCPU控制总线数据总线92.CPU的内部结构8.12.CPU的内部结构8.1101.用户可见寄存器(1)通用寄存器三、CPU的寄存器存放操作数可作某种寻址方式所需的专用寄存器(2)数据寄存器存放操作数（满足各种数据类型）两个寄存器拼接存放双倍字长数据(3)地址寄存器存放地址，其位数应满足最大的地址范围用于特殊的寻址方式段基值栈指针(4)条件码寄存器存放条件码，可作程序分支的依据如正、负、零、溢出、进位等8.11.用户可见寄存器(1)通用寄存器三、CPU的寄存112.控制和状态寄存器(1)控制寄存器PC控制CPU操作(2)状态寄存器状态寄存器其中MAR、MDR、IR

用户不可见存放条件码PSW寄存器存放程序状态字

PC

用户可见3.举例Z80008086MC68000MARMMDRIR8.12.控制和状态寄存器(1)控制寄存器PC控制CPU12四、控制单元CU和中断系统1.CU产生全部指令的微操作命令序列组合逻辑设计微程序设计硬连线逻辑存储逻辑2.中断系统参见第４篇五、ALU参见8.4节参见第６章8.1四、控制单元CU和中断系统1.CU产生全部138.2指令周期一、指令周期的基本概念1.指令周期取出并执行一条指令所需的全部时间完成一条指令执行取指、分析取指阶段取指周期执行阶段执行周期（取指、分析）（执行指令）指令周期取指周期执行周期8.2指令周期一、指令周期的基本概念1.142.每条指令的指令周期不同取指周期指令周期取指周期

执行周期指令周期NOP/JMPADDmemMULmem8.2取指周期执行周期指令周期…2.每条指令的指令周期不同取指周期指令周期取指周期执行153.具有间接寻址的指令周期4.带有中断周期的指令周期取指周期间址周期指令周期执行周期取指周期间址周期指令周期执行周期中断周期8.23.具有间接寻址的指令周期4.带有中断周期的指令周165.指令周期流程取指周期执行周期有间址吗？有中断吗？间址周期中断周期是是否否8.25.指令周期流程取指周期执行周期有间址吗？有中断吗？间址176.CPU工作周期的标志CPU访存有四种性质取指令取地址取操作数存程序断点取指周期间址周期执行周期中断周期FEDINDDINTDCLK1FE1IND1EX1INTEXDCPU的4个工作周期8.26.CPU工作周期的标志CPU访存有四种性质取指181.取指周期数据流二、指令周期的数据流MDRCUMARPCIR存储器CPU地址总线数据总线控制总线IR+18.21.取指周期数据流二、指令周期的数据流MDRCUMAR192.间址周期数据流MDRCUMARCPU地址总线数据总线控制总线PCIR存储器MDR8.22.间址周期数据流MDRCUMARCPU地址总线数据总线203.执行周期数据流4.中断周期数据流不同指令的执行周期数据流不同MDRCUMARCPU地址总线数据总线控制总线PC存储器8.23.执行周期数据流4.中断周期数据流不同指令的执行周218.3指令流水一、如何提高机器速度1.提高访存速度2.提高I/O和主机之间的传送速度

提高整机处理能力高速芯片Cache多体并行I/O处理机DMA多总线通道高速器件改进系统结构，开发系统的并行性中断3.提高运算器速度高速芯片改进算法快速进位链8.3指令流水一、如何提高机器速度1.提高访22二、系统的并行性时间上互相重叠2.并行性的等级指令级（指令之间）（指令内部）过程级（程序、进程）两个或两个以上事件在同一时刻发生两个或两个以上事件在同一时间段发生并行1.并行的概念粗粒度软件实现细粒度硬件实现并发同时8.3二、系统的并行性时间上互相重叠2.并行性的等级指令级（指23取指令3执行指令3三、指令流水原理2.指令的二级流水1.指令的串行执行取指令

取指令部件完成总有一个部件空闲指令预取若取指和执行阶段时间上完全重叠指令周期减半速度提高1倍…执行指令

执行指令部件

完成取指令1执行指令1取指令2执行指令2取指令3执行指令3取指令2执行指令2取指令1执行指令18.3取指令3执行指令3三、指令流水原理2.指令的二级流水24

必须等上条指令执行结束，才能确定下条指令的地址，造成时间损失3.影响指令流水效率加倍的因素(1)执行时间>取指时间

(2)条件转移指令对指令流水的影响

解决办法

？取指令部件指令部件缓冲区执行指令部件猜测法8.3必须等上条指令执行结束，才能确定下条指令的地址，254.指令的六级流水六级流水14

个时间单位串行执行6×9＝

54

个时间单位完成一条指令6个时间单位COFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFI指令1指令2指令3指令4指令5指令6指令7指令8指令91234567891011121314t8.34.指令的六级流水六级流水14个时间单位串行执行6×26指令1与指令4冲突指令2与指令5冲突指令1、指令3、指令6冲突…COFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFICOFOEIWODIFI指令1指令2指令3指令4指令5指令6指令7指令8指令91234567891011121314t四、影响指令流水线性能的因素1.结构相关8.3不同指令争用同一功能部件产生资源冲突程序的相近指令之间出现某种关联使指令流水出现停顿，影响流水线效率解决办法•停顿•指令存储器和数据存储器分开•指令预取技术（适用于访存周期短的情况）指令1与指令4冲突指令2与指令5冲突指令1、272.数据相关不同指令因重叠操作，可能改变操作数的读/写访问顺序

采用旁路技术解决办法8.3

写后读相关（RAW）SUBR1，R2，R3ADDR4，R5，R1；（R2）

（R3）R1；（R5）+（R1）R4

读后写相关（WAR）STAM，R2ADDR2，R4，R5；（R2）M存储单元；（R4）+（R5）R2

写后写相关（WAW）

后推法MULR3，R2，R1SUB

R3，R4，R5；（R2）×

（R1）R3；（R4）（R5）

R32.数据相关不同指令因重叠操作，可能改变操作数的读/写283.控制相关8.3BNE指令必须等CPX指令的结果才能判断出是转移还是顺序执行LDA#0LDX#0INXCPX#NBNEMDIV#NSTAANSADDX,DM由转移指令引起3.控制相关8.3BNE指令必须等LDA#293.控制相关8.3WOEIFOCODIWOEIFODIFIFIDIFICOFIFOCODIFIWOEIFOCODIFIDIFOEIWOEIFOCOFIDICOWODIFICOFI指令1指令2指令3指令4指令5指令6指令7指令15指令161234567891011121314转移损失t设指令3是转移指令3.控制相关8.3WOEIFOCODIWOEIFODIF30五、流水线性能1.吞吐率单位时间内流水线所完成指令或输出结果的数量8.3

最大吞吐率

实际吞吐率连续处理n条指令的吞吐率为设m

段的流水线各段时间为ΔtTpmax=Δ1tTp=m

·Δ

+(n-1)·

Δ

ntt五、流水线性能1.吞吐率单位时间内流水线所完成指令312.加速比Sp

8.3

m

段的流水线的速度与等功能的非流水线的速度之比

设流水线各段时间为Δt

完成n条指令在m

段流水线上共需

T=m

·

+(n-1)·

ttΔΔ

完成n条指令在等效的非流水线上共需

T

′=nm

·tΔSp

=

m

·+(n-1)·

nm·=nmm

+n-1

ΔtΔΔtt

则2.加速比Sp8.3m段的流水线的速度与等32由于流水线有建立时间和排空时间因此各功能段的设备不可能

一直处于工作状态

8.3流水线中各功能段的利用率3.效率

mΔt31245312453124531245………………………………n-1nn-1nn-1nn-1nT时间S空间空间S4S3S2S1(n-1)Δt由于流水线有建立时间和排空时间8.3流水线中各功能段的338.3m(m

+n-1)Δt

=mnΔt

流水线各段处于工作时间的时空区流水线中各段总的时空区

效率=3.效率

mΔt31245312453124531245………………………………n-1nn-1nn-1nn-1nT时间S空间空间S4S3S2S1(n-1)Δt流水线中各功能段的利用率8.3m(m+n-1)Δt=34六、流水线的多发技术1.超标量技术

每个时钟周期内可并发多条独立指令

不能调整指令的执行顺序配置多个功能部件通过编译优化技术，把可并行执行的指令搭配起来8.3IFIDEX

WR0123

45

678

910111213时钟周期指令序列六、流水线的多发技术1.超标量技术每个时钟周期内352.超流水线技术

在一个时钟周期内再分段（3段）

不能调整指令的执行顺序在一个时钟周期内一个功能部件使用多次（3次）靠编译程序解决优化问题流水线速度是原来速度的3倍8.3IFIDEXWR0

1

2

345

67

8

9

10111213时钟周期指令序列2.超流水线技术在一个时钟周期内再分段（3363.超长指令字技术

采用多个处理部件具有多个操作码字段的超长指令字（可达几百位）由编译程序挖掘出指令间潜在的并行性，将多条能并行操作的指令组合成一条8.3IFIDEXWR012345678910111213时钟周期指令序列3.超长指令字技术采用多个处理部件具有多个操作码37七、流水线结构1.指令流水线结构完成一条指令分7段，每段需一个时钟周期若流水线不出现断流1个时钟周期出

1

结果不采用流水技术7个时钟周期出1

结果理想情况下，7级流水的速度是不采用流水技术的7倍地址形成部件指令译码部件取操作数部件取指令部件操作执行部件回写结果部件修改指令指针部件锁存锁存锁存锁存锁存锁存8.3七、流水线结构1.指令流水线结构完成一条指令分7段，382.运算流水线完成浮点加减运算可分对阶、尾数求和、规格化三段分段原则每段操作时间尽量一致锁存器对阶功能部件第一段尾数加部件锁存器第二段规格化部件锁存器第三段8.32.运算流水线完成浮点加减运算可分分段原则398.4中断系统一、概述1.引起中断的各种因素(1)人为设置的中断(2)程序性事故如转管指令溢出、操作码不能识别、除法非法(5)外部事件(4)I/O设备(3)硬件故障用键盘中断现行程序转管指令……管理程序8.4中断系统一、概述1.引起中断的各种因素(1)人402.中断系统需解决的问题(1)各中断源如何向CPU提出请求？(2)各中断源同时提出请求怎么办？(5)如何寻找入口地址？(4)如何保护现场？(3)CPU什么条件、什么时间、以什么方式

响应中断？(6)如何恢复现场，如何返回？(7)处理中断的过程中又出现新的中断怎么办？硬件

＋软件8.42.中断系统需解决的问题(1)各中断源如何向C41二、中断请求标记和中断判优逻辑1.中断请求标记INTR一个请求源

一个INTR

中断请求标记触发器多个INTR

组成中断请求标记寄存器INTR

分散在各个中断源的接口电路中INTR集中在CPU

的中断系统内12345n掉电过热阶上溢主存读写校验错非法除法键盘输入打印机输出8.4二、中断请求标记和中断判优逻辑1.中断请求标记422.中断判优逻辑①

分散在各个中断源的接口电路中链式排队器②集中在CPU

内(1)硬件实现（排队器）111&1

&1&参见第五章INTR1INTR2INTR3INTR4INTR1

、

INTR2、

INTR3、

INTR4

优先级按降序排列

INTP1INTP2INTP3INTP48.42.中断判优逻辑①分散在各个中断源的接口电路中43A、B、C

优先级按降序排列(2)软件实现（程序查询）否…是否A

请求？是否B

请求？是否C

请求？转A

的服务程序入口地址转B

的服务程序入口地址转C

的服务程序入口地址是是是否否8.4A、B、C优先级按降序排列(2)软件实现（程序查询）44三、中断服务程序入口地址的寻找1.硬件向量法入口地址200入口地址300入口地址40012H13H14H主存12H13H14HJMP200JMP300JMP400主存向量地址形成部件……中断向量排队器输出向量地址

12H、13H、14H入口地址

200、300、4008.4三、中断服务程序入口地址的寻找1.硬件向量法入口地址2452.软件查询法MJMP1#SR1#D=1转1#服务程序SKPDZ2#JMP2#SR2#D=0跳2#D=1转2#服务程序SKPDZ8#JMP8#SR8#D=0跳8#D=1转8#服务程序八个中断源1，2，8按降序排列……8.4SKPDZ1#1#D=0跳（D为完成触发器）中断识别程序（入口地址M）地址说明指令2.软件查询法MJMP1#SR1#46四、中断响应1.响应中断的条件允许中断触发器EINT=12.响应中断的时间指令执行周期结束时刻由CPU发查询信号

CPU中断查询INTR1DQINTR2DQINTRnDQ中断源1中断源2中断源n…至排队器8.4四、中断响应1.响应中断的条件允许中断触发器EIN473.中断隐指令(1)保护程序断点(2)寻找服务程序入口地址(3)硬件关中断向量地址形成部件INTSQREINTSQRPC

1&≥1排队器……断点存于特定地址（0号地址）内断点进栈INT中断标记EINT允许中断R–S

触发器8.4向量地址PC（硬件向量法）中断识别程序入口地址MPC（软件查询法）3.中断隐指令(1)保护程序断点(2)寻找服务程序入口48五、保护现场和恢复现场1.保护现场2.恢复现场寄存器内容断点保护现场其它服务程序恢复现场中断返回PUSH视不同请求源而定POP中断服务程序完成中断服务程序中断隐指令完成中断服务程序完成8.4IRET五、保护现场和恢复现场1.保护现场2.恢复现场寄存器内491.多重中断的概念klmk

+1l

+1m

+1第一次中断第二次中断第三次中断程序断点k+1,l+1,m+1六、中断屏蔽技术8.41.多重中断的概念klmk+1l+1m+1第一502.实现多重中断的条件B、CA中断请求主程序(2)优先级别高的中断源有权中断优先级别低的中断源(1)提前设置开中断指令ABCD中断服务程序（A、B、C、D优先级按降序排列）D8.42.实现多重中断的条件B、CA中断主程序(2)优先级别51

&3.屏蔽技术(1)屏蔽触发器的作用MASK=0（未屏蔽）INTR能被置“1”

&

&

&

&

1

1

1

1INTP1INTP2INTP3INTP4INTR1INTR2INTR3INTR4MASK1MASK2MASK3MASK4DQ1DINTR

MASKQCPU查询MASKi

=1（屏蔽）INTPi

=0（不能被排队选中）8.4&3.屏蔽技术(1)屏蔽触发器的作用MASK=052(2)屏蔽字8.4

优先级屏蔽字111111111111111101111111111111110011111111111111000111111111111100001111111111110000011111111111…000000000000001100000000000000011234561516…16个中断源1，2，3，

16按降序排列…(2)屏蔽字8.4优先级屏