基于FPGA的数字系统设计

现代数字系统设计技术——基于FPGA的数字系统设计郭万有2006.1210/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有◆

数字集成电路、数字系统、EDA◆SOC与SOPC◆

IP核◆

基于FPGA/CPLD的数字系统设计EDA技术与现代数字系统设计◆总结◆DSP的FPGA实现◆附：数字系统应用10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有第一节数字集成电路、数字系统、EDA10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有标准通用器件（SSI/MSI）微处理器(CPU)、单片机（MCU）等软件组态器件，外围器件(LSI,VLSI)等1.1数字集成电路门阵列（GateArray）标准单元(StandardCell)可编程逻辑器件(ProgrammableLogicDevice)PROMFPLAPALGALHDPLDFPGAASIC

全定制(FullCustom)半定制(Semi-Custom)EPLDCPLD10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有

◆可编程逻辑器件经历了从PROM、PLA、PAL、GAL、EPLD到CPLD和FPGA的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面不断地改进和提高。

目前,FPGA已开始采用90nm工艺，集成度可达上千万门，速度可达千兆级，内置硬核、存储器、DSP块、PLL等,支持多种软核,成为理想的SOC设计平台．1.2数字集成电路（续）10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有VS10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有低速数字系统信号速率：＜１MHz

平台：MCU、SSI/MSI、LSI、VLSI中高速数字系统信号速率：１0MHz级平台：DSP、Embedded、高端CPU、CPLD高速数字系统信号速率:１00MHz级平台：FPGA、ASIC现代数字系统平台：FPGA、ASIC，内嵌DSP、ARM等

数字系统的设计对FPGA及EDA的依赖程度愈来愈高1.2数字系统10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有单片机系统10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有DSP及嵌入式系统10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有FPGA系统10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有 1.3EDA技术

EDA(ElectronicDesignAutomation)，即电子设计自动化，是汇集计算机应用学、微电子学和电子系统科学最新成果的一系列电子系统设计软件。EDA经历了三个发展阶段：

◆

CAD(ComputerAidedDesign)阶段(60年代中~80年代初)

◆

CAE(ComputerAidedEngineering)阶段(80年代初~90年代)

◆

ESDA(ElectronicSystemDesignAutomation)阶段(90年代初以来的高速发展的阶段)10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有数字系统EDA的主要特征◆高层综合(HLS)理论与方法取得进展，推动了行为级综合优化工具的完善与发展。

◆采用硬件描述语言来描述设计：形成了VHDL和VerilogHDL两种标准硬件描述语言；采用C语言、MATLAB描述数字逻辑也已成为现实。

◆采用平面规划(Floorplaning)技术,对逻辑综合和物理版图设计进行联合管理。

◆可测性综合设计。开发了扫描输入、BLST（内建自测试）、边界扫描等可测性设计(DFT)工具，并已集成到EDA系统中。10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有

著名EDA公司10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有第二节基于可编程逻辑器件的数字系统设计10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有2.1可编程逻辑器件结构基本PLD结构输入电路与阵列或阵列输出电路输入输出输入项乘积项或项10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有PIACPLD结构图I/OControlBlockLABLABLABLABLABLABLABLABLABLABLABLABLABLABLABLAB10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCFPGA结构图...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCEABEAB嵌入式阵列10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有

ISEFoundation

包含了业界用于可编程逻辑设计的最先进的时序驱动实现工具，以及设计输入、综合和验证功能。

2.1可编程逻辑器件开发环境10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有1.3可编程逻辑器件开发过程设计准备设计输入原理图硬件描述语言设计综合与实现优化合并、映射布局、布线生成编程文件功能仿真时序仿真器件测试器件编程10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有设计输入路线图1K-5K10-100K100K-1M1M-10M19911993199519971999200120032005EquationsSchematicsRTLBehavioralVHDL/VerilogIntellectualPropertyMATLABDSPBUilDERC-Code

SystemC1UsableGates(K)10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有设计仿真功能仿真（前仿真）/时序仿真（后仿真）仿真工具：Modelsim仿真器10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有设计验证在线调试调试工具：SignalTap在线逻辑测试器10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有1.4基于FPGA设计的特点◆PLD改变了传统的数字系统设计方法门级

板级

芯片级◆EDA技术极大地提高了设计效率设计输入

设计综合

设计实现

设计验证

10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有第三节IPCORE10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有IP的定义

IP

(IntellectualProperty)是知识产权的简称。IP定义为：经过预先设计、预先验证，符合产业界普遍认同的设计规范和设计标准，具有相对独立功能的电路模块；可重用于

SoC或复杂ASIC/FPGA设计中。在工业界，IP常被称为SIP(SiliconIP)或VC(VirtualComponent)。在FPGA设计界，IP称为IP核（IPCore），有硬核(hardcore）、软核（softcore)之分.10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有来源:IntelpublicpresentationsIP的地位——IC产业的三次分工10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有工艺发展与设计效率之间的剪刀差

10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有IP重用对设计生产率的提高IP模块是设计重用的关键部分，是结束“设计间距”唯一有效的方法，如果没有它，半导体生产商和OEM供应商根本无法达到今天已经达到的水平。10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有IP标准化组织NameEstablishTimeRegionFunctionVSIA1996U.S.A制定IP规范、标准；发展支撑软件VCX1998England提供IP发行标准和交易方法；为电子商务交易立法；提供数据库安全系统D&R1997U.S.A提供检索系统；支持查找和发展IP；基于因特网的IP管理系统OCP-IP2001U.S.A为面向“即插即用”的SOC设计提供一套完整的标准IP核插座接口协议10/8/2023《基于FPGA的数字系统设计》西安电子科技大学郭万有西安电子科技大学郭万有Altera公司部分IPCoreMegaCore

FunctionVersionSupportsOpenCore®

PlusSOPCBuilderReadyDSPBuilderReady

PCICompiler:32-bitMaster/Target3.2.0

PCICompiler:64-bitMaster/Target3.2.0

8-bitHyperTransport™

BusInterface1.3.0

DDRSDRAMController2.2.0

FiniteImpulseResponseCompiler3.1.0

NumericallyControlledOscillatorCompiler2.2.0

FastFourierTransform(FFT/IFFT)2.1.0

ColorSpaceConverter2.2.0

Reed-SolomonCompiler,Decoder3.5.0

Reed-SolomonCompiler,Encoder3.5.0

TurboDecoder1.6.0

TurboEncoder1.6.0

ViterbiCompiler,ParallelDecoder4.1.0

ViterbiCompiler,SerialDecoder4.1.0

8B10BEncoder/Decoder1.5.0

Parallel&SerialRapidIO™

PhysicalLayer2.1.0

POS-PHYLevel2&3Compiler1.3.0

POS-PHYLevel42.2.1

SONET/SDHCompiler2.3.0

UTOPIALevel2Master2.3.0

UTOPIALevel2Slave2.4.0

10/8/202