现代电子线路09时序逻辑电路课件

§9.1时序逻辑电路时序逻辑电路：电路在某个时刻的输出状态，不仅与该时刻的输入状态有关，还与电路前一时刻的状态有关。即时序逻辑电路具有记忆功能（存储能力）。组合逻辑电路时序逻辑电路框图…a1an…y1ym…存储单元……z1zk……q1qj……qjn+1是qjn的次状态（后一时刻的状态）输出方程驱动方程状态方程2023/10/81SchoolofPhysics,§9.1时序逻辑电路时序逻辑电路：电路在某个时刻的输出状态§9.2集成单元触发器（双稳态触发器）一、SR触发器1、基本SR触发器电路结构符号当、时，，，置位；当、时，，，复位；当、时，、

保持不变；当、时，，逻辑关系紊乱，为不定态，应收到约束。置位端复位端&&G1G22023/10/82SchoolofPhysics,§9.2集成单元触发器（双稳态触发器）一、SR触发器1、基、同时撤消（由0变1）后Q状态不定特性表约束条件：&&G1G22023/10/83SchoolofPhysics,、同时撤消（由0变1）后Q状态不定特性表2、同步SR触发器&&&&电路结构符号CP（clockpulse）：时钟信号，用于多个触发器的同步控制。当时，G3、G4被封锁，，、

保持不变；当时，G3、G4开门，，,当、时，，，置位；当、时，，，复位；当、时，、

保持不变；当、时，，为不定态。2023/10/84SchoolofPhysics,2、同步SR触发器&&&&电路结构符号CP（clockpu特性表约束条件：Qn置1置0Qn不定当CP＝1时，SRQn0100011110化简：约束条件：——状态方程2023/10/85SchoolofPhysics,特性表约束条件：Qn置1置0Qn不定当CP＝1时，SRQn0例：已知同步SR触发器的输入信号波形，求输出信号波形，设Q的初始值为0。??空翻：在一个时钟脉冲作用下，触发器的状态翻转两次或多次的现象。不定态不定态2023/10/86SchoolofPhysics,例：已知同步SR触发器的输入信号波形，求输出信号波形，设Q的二、主从触发器1、主从SR触发器&&&&&&&&1主触发器从触发器目的：解决空翻问题。原理：用两个同样的同步SR触发器，在互反的时钟脉冲作用下，保证每个时钟周期内输出端的状态最多改变一次。当CP＝1时，G3、G4封锁，从触发器保持状态，主触发器的输出由S、R的状态决定（可以发生空翻）；当CP由1变0时，G7、G8被封锁，主触发器的状态由此时的S、R决定，G3、G4解除封锁，从触发器的状态由主触发器决定。电路结构2023/10/87SchoolofPhysics,二、主从触发器1、主从SR触发器&&&&&&&&1主触发器从特性表置1置0Qn不定下降沿触发符号约束条件：——状态方程2023/10/88SchoolofPhysics,特性表置1置0Qn不定下降沿触发符号约束条件：——状态方程22、主从JK触发器&&&&&&&&1目的：去除约束条件。原理：将输出端、通过反馈线交叉连接R、S，自然满足约束条件SR＝0。引入反馈线后，S换成了J，R换成了K，成为主从JK触发器。图中为直接置位端，为直接复位端，低电平有效。电路结构2023/10/89SchoolofPhysics,2、主从JK触发器&&&&&&&&1目的：去除约束条件。原理&&&&&&&&1电路结构当J＝1，K＝0时CP=1，从触发器被封锁，主触发器工作：即Qm置1，则CP由1变0时，Q置1；当J＝0，K＝1时即Qm置0，则CP由1变0时，Q置0；2023/10/810SchoolofPhysics,&&&&&&&&1电路结构当J＝1，K＝0时CP=1，从触发&&&&&&&&1电路结构当J＝0，K＝0时即Qm不变，则CP由1变0时，Q不变；当J＝1，K＝1时若Q＝0，则G8被封锁，输出为1，G7输出为0，，；若Q＝1，则G7被封锁，输出为1，G8输出为0，，；这两种情况可以合并为：，则CP由1变0时，。2023/10/811SchoolofPhysics,&&&&&&&&1电路结构当J＝0，K＝0时即Qm不变，则C特性表置1置0下降沿触发符号——状态方程2023/10/812SchoolofPhysics,特性表置1置0下降沿触发符号——状态方程2023/10/81例：已知主从JK触发器的输入信号波形，求输出信号波形，设Q的初始值为0。一次变化现象（K＝1时，主触发器置0，K＝0时，主触发器保持。）一次变化现象（Q＝0，G8被封锁，输出始终为1，J＝1时，主触发器置1，J＝0时，主触发器状态保持不变。）由于存在一次变化现象，主从JK触发器要求在CP＝1期间输入状态保持不变。2023/10/813SchoolofPhysics,例：已知主从JK触发器的输入信号波形，求输出信号波形，设Q的例：已知主从JK触发器的输入信号波形，求输出信号波形。2023/10/814SchoolofPhysics,例：已知主从JK触发器的输入信号波形，求输出信号波形。202三、维持阻塞D触发器&&&&&&电路结构目的：解决主从JK触发器的一次变化现象。原理：只在时钟的前沿（或后沿）处才允许触发器发生翻转，其余时间将输入信号封锁（阻塞）。图中为直接置位端，为直接复位端，低电平有效。维持阻塞D触发器属于边沿触发器。2023/10/815SchoolofPhysics,三、维持阻塞D触发器&&&&&&电路结构目的：解决主从JK触&&&&&&CP＝0时，G3、G4输出为1，触发器状态保持不变；G5、G6开门，则CP由0变1后，G3、G4开门，则若D＝0，Q4随即将G6封锁，若D＝1，Q3随即将G4、G5封锁，2023/10/816SchoolofPhysics,&&&&&&CP＝0时，G3、G4输出为1，触发器状态保持不符号特性表上升沿触发——状态方程触发器输出状态与输入信号D相同。2023/10/817SchoolofPhysics,符号特性表上升沿触发——状态方程触发器输出状态与输入信号D相例：已知D触发器的输入信号波形，求输出信号波形。2023/10/818SchoolofPhysics,例：已知D触发器的输入信号波形，求输出信号波形。2023/1四、不同类型触发器之间的转换1、用JK触发器构成T触发器方法：通过比较两种触发器的特征方程，在一种触发器的输入端添加适当的逻辑控制电路，即可构成另一逻辑功能的触发器。比较用JK触发器构成的T触发器T触发器：计数触发器，当T=0时，状态不变；当T=1时，每来一个CP脉冲，状态翻转一次。2023/10/819SchoolofPhysics,四、不同类型触发器之间的转换1、用JK触发器构成T触发器方法2、用JK触发器构成D触发器比较1用JK触发器构成的D触发器2023/10/820SchoolofPhysics,2、用JK触发器构成D触发器比较1用JK触发器构成的D触发器3、用D触发器构成JK触发器比较用D触发器构成的JK触发器1&&&2023/10/821SchoolofPhysics,3、用D触发器构成JK触发器比较用D触发器构成的JK触发器1§9.3寄存器一、数据寄存器1、用SR触发器构成的数据寄存器（4位）&&&&&&&&寄存由SR触发器构成的数码寄存器寄存脉冲有效时，D=0，复位；D=1，置位。即：2023/10/822SchoolofPhysics,§9.3寄存器一、数据寄存器1、用SR触发器构成的数据寄存由SR触发器构成的4位锁存器7475*QuadLatches2023/10/823SchoolofPhysics,由SR触发器构成的4位锁存器7475*QuadLatche寄存由D触发器构成的数据寄存器寄存脉冲由0变1时，2、用D触发器构成的数据寄存器（4位）2023/10/824SchoolofPhysics,寄存由D触发器构成的数据寄存器寄存脉冲由0变1时，2、用D触由D触发器构成的4位锁存器74HC175*QuadD-TypeFlip-FlopWithClear2023/10/825SchoolofPhysics,由D触发器构成的4位锁存器74HC175*QuadD-Ty2023/10/826SchoolofPhysics,2023/10/826SchoolofPhysics,二、移位寄存器1、由触发器构成的移位寄存器串行输入串行输出并行输出清零移位控制由D触发器构成的4位右移寄存器2023/10/827SchoolofPhysics,二、移位寄存器1、由触发器构成的移位寄存器串行输入串行输出并状态方程在移位控制脉冲作用下的移位情况2023/10/828SchoolofPhysics,状态方程在移位控制脉冲作用下的移位情况2023/10/8282、4位双向移位寄存器74HC194*4-BitBidirectionalUniversalShiftRegister功能： 并行输入； 并行输出； 串行输入； 串行输出。（左移：从QA输出 右移：从QD输出）2023/10/829SchoolofPhysics,2、4位双向移位寄存器74HC194*4-BitBidir74HC194功能表2023/10/830SchoolofPhysics,74HC194功能表2023/10/830Schoolof2023/10/831SchoolofPhysics,2023/10/831SchoolofPhysics,74HC19474HC194右移串行输入左移串行输入3、74HC194应用举例*⑴、74HC194的级联用两片74HC194级联称为8位双向移动寄存器2023/10/832SchoolofPhysics,74HC19474HC194右移串行输入左移串行输入3、74⑵、74HC194、74HC283构成的移位加法器74HC19474HC28374HC28374HC19474HC19474HC1942023/10/833SchoolofPhysics,⑵、74HC194、74HC283构成的移位加法器74HC7t1↑：s0＝s1＝1，并行输入；t2↑：s0＝1，s1＝0，M、N右移一位；t3↑：s0＝1，s1＝0，M右移一位，N不变。此时，2023/10/834SchoolofPhysics,t1↑：s0＝s1＝1，并行输入；此时，2023/10/8§9.4计数器一、计数器的分类按计数进制分二进制计数器二-十进制计数器按触发器的触发方式分同步计数器异步计数器按计数增减趋势分加法计数器减法计数器可逆计数器计数器功能：计数、分频、定时、产生特定的脉冲序列等。2023/10/835SchoolofPhysics,§9.4计数器一、计数器的分类按计数进制分二进制计数器二-二、二进制计数器1清零计数脉冲N用JK触发器构成的异步二进制加法计数器JK触发器的J、K端都接高电平，触发器处于翻转状态（计数状态），每一个时钟脉冲下降沿到来，触发器就翻转一次。1、异步二进制加法计数器2023/10/836SchoolofPhysics,二、二进制计数器1清零计数脉冲N用JK触发器构成的异步二进制1234561112131415167891017工作波形2023/10/837SchoolofPhysics,1234561112131415167891017工作波形22、异步二进制减法计数器1置位计数脉冲N用JK触发器构成的异步二进制减法计数器先置位，使Q3Q2Q1Q0＝1111，JK触发器工作于计数状态，FF1～FF3的时钟信号由前级的控制，使Q3Q2Q1Q0的状态随计数脉冲递减。2023/10/838SchoolofPhysics,2、异步二进制减法计数器1置位计数脉冲N用JK触发器构成的异1234561112131415167891017工作波形2023/10/839SchoolofPhysics,1234561112131415167891017工作波形2清零计数脉冲N用JK触发器构成的异步二进制可逆计数器&&&&&&&&&加减控制M1M＝0，，减法计数；M＝1，，加法计数。3、异步二进制可逆计数器置位2023/10/840SchoolofPhysics,清零计数脉冲N用JK触发器构成的异步二进制可逆计数器&&&&4、同步二进制加法计数器清零计数脉冲N用JK触发器构成的同步二进制加法计数器&&2023/10/841SchoolofPhysics,4、同步二进制加法计数器清零计数脉冲N用JK触发器构成的同步1234561112131415167891017驱动方程：工作波形2023/10/842SchoolofPhysics,1234561112131415167891017驱动方程：三、十进制计数器清零计数脉冲N用JK触发器构成的8421码异步十进制加法计数器1、异步十进制加法计数器&1CO进位输出2023/10/843SchoolofPhysics,三、十进制计数器清零计数脉冲N用JK触发器构成的8421码异1234561178910驱动方程：2023/10/844SchoolofPhysics,1234561178910驱动方程：2023/10/844S清零计数脉冲N用JK触发器构成的8421码同步十进制加法计数器2、8421BCD码同步十进制加法计数器&1CO进位输出2023/10/845SchoolofPhysics,清零计数脉冲N用JK触发器构成的8421码同步十进制加法计数驱动方程：状态方程：2023/10/846SchoolofPhysics,驱动方程：状态方程：2023/10/846Schoolof四、扭环计数器用D触发器构成的扭环计数器驱动方程：状态方程：2023/10/847SchoolofPhysics,四、扭环计数器用D触发器构成的扭环计数器驱动方程：状态方程：有效循环无效循环扭环计数器的状态图2023/10/848SchoolofPhysics,有效循环无效循环扭环计数器的状态图2023/10/848Sc用D触发器构成的能自启动的扭环计数器≥1&自启动：经过几个时钟脉冲后，计数器能自动进入有效循环2023/10/849SchoolofPhysics,用D触发器构成的能自启动的扭环计数器≥1&自启动：经过几个时附、简单时序逻辑电路的设计*设计的一般步骤对要实现的逻辑功能进行逻辑抽象，确定输入变量、输出变量、以及各状态间的时序关系；列出状态转换表或画出状态转换图；状态化简；确定触发器的类型和数量；写出状态方程、驱动方程；检查自启动能力。2023/10/850SchoolofPhysics,附、简单时序逻辑电路的设计*设计的一般步骤对要实现的逻辑功能例、用JK触发器实现六进制加法计数器状态转换表000001010011100101Q2Q