基于数字锁相原理的gps高精度同步时段系统设计

基于数字锁相原理的gps高精度同步时段系统设计

0新型同步时钟系统作为一个导航、教学时间和定位系统，全球信号系统（gps）具有高度的教育时间精度、免费无线成像成本低等特点。人们正在研究和开发出多种新方法，例如监测、保护和控制能源系统的性能。当前,电网故障分析要求各微机装置的时间信息精确在1ms以内,电网相位测量对时钟精度的要求则高达µs级,行波测距与行波保护对时钟精度的要求达到1µs,甚至更高。现有的同步时钟技术绝大部分采用美国的GPS时钟或俄罗斯的GLONASS时钟为基准,但这些时钟产品要么造价很高,要么精度过低;并且GPS时钟在卫星失锁时,误差达几十甚至上百ms;另一方面,GPS信号是由无线电波传送的,不可避免地会受到各种干扰,甚至可能中断,很难在一些对时钟精度和稳定性要求高,关系电力系统经济与稳定运行的重要领域(如电力系统继电保护、在线监控等领域)得到实际应用。所以,电力系统利用GPS授时作为同步时间源时,必须考虑GPS信号的稳定性和失效情况下的对策问题。由于GPS秒时钟的累计误差较小,而晶振秒时钟的随机误差较小,所以可以将GPS秒脉冲和高精度晶振相结合,利用两者误差互补的特点来产生高精度时钟。文献提出一种利用高精度晶振对GPS时钟进行在线监测并实时修正的方法,利用该方法的时钟装置可输出偏差小于100ns的秒脉冲。但该方法的补偿方案计算较复杂,且样本数据量较大,对CPU的计算能力有较高要求。文献提出了一种补偿方案较简单的高精度时钟实现方法,但该方法的实时性不高,其应用受到一定限制。为了修正晶振秒时钟的累计误差,本文根据数字锁相原理,提出一种利用GPS秒时钟来修正晶振秒时钟的方法,并设计了基于复杂可编程逻辑器件(complexprogrammablelogicdevice,CPLD)的高精度同步时钟的硬件实现方案。该时钟系统具有结构简单、精度高、稳定性好、接口简单和成本低等优点。不仅在GPS信号接收正常时能够提供高精度时钟,而且在GPS失效时仍能稳定工作长达12h,为电力系统实现精确可靠的实时监测和故障分析奠定了坚实基础,有望广泛应用于电力系统中。1高精度同步时钟技术数字锁相环的主要作用是实现输出和输入2个信号之间严格的相位同步,环路一旦进入锁定状态,输出信号与环路的输入信号(参考信号)之间便保持极小的相位差,而没有频差存在,即输出信号与输入信号的相位特性一致。本文借鉴这一原理来实现高精度同步时钟,既能保持晶振秒时钟较小的随机误差,又能消除晶振秒时钟的累计误差。高精度同步时钟的数字锁相原理如图1所示。它包括校正脉冲发生电路、相位比较电路、分频系数控制电路和分频电路4部分。图中:1PPS为秒脉冲(pulsepersecond,PPS);ub为校正脉冲;fclk为晶振频率。1校正脉冲ub的ub-ls-pb-ls-pcr的脉冲特性,这也和1pps-10的区别1PPS是GPS接收机输出的GPS秒时钟信号,它是校正脉冲发生器的输入信号,当1PPS的上升沿到来时,校正脉冲发生电路产生一个校正脉冲ub。ub的脉冲宽度远远小于1PPS的周期,它是一个窄脉冲信号。ub只出现在1PPS的起始时刻,所以可以代表GPS秒时钟的相位。2与1pps的相位关系分频电路的输出PPS是修正后的晶振秒时钟。为了使PPS不会因晶振的累计误差而出现较大的时间误差,必须不断检测其与1PPS的相位关系,并根据检测情况调整PPS的相位,使其误差不至于积累太大。相位比较电路将完成ub和PPS的相位比较。3pps相位补偿计算分频系数控制电路的作用是:根据相位比较结果,调整分频电路的分频系数。当不需进行相位调整时,分频电路的分频系数δ按下式进行计算:如果相位比较结果是PPS的相位超前于1PPS的相位,则由分频系数控制电路调整分频电路的分频系数为δ+1,这时分频电路输出的PPS周期加长、频率降低,对下一个PPS实现了滞后校正。反之,若PPS秒时钟的相位滞后于1PPS的相位,则调整分频电路的分频系数为δ-1,这时分频电路输出的PPS周期变短、频率增大,对下一个PPS实现了超前校正。4晶振信号计数分频电路的作用是根据分频系数δ产生PPS信号。其工作原理为:利用计数器对高精度恒温晶振信号进行计数,当计数值小于或等于定值(用定值保证晶振秒时钟的高电平持续时间约为200ms)时,分频电路输出高电平;当计数值大于定值时,分频电路输出低电平;当计数值等于分频系数δ时,分频电路输出高电平,同时将计数器的计数值清零,并重新开始计数。2误差分析和处理2.1pps累计误差由于1PPS存在随机误差,其上升沿总是在国际标准秒时钟(universalcoordinatedtime,UCT)上升沿的左右随机波动,所以用此信号去同步晶振秒脉冲,会使晶振秒脉冲的上升沿也会在标准秒时钟上升沿的左右波动,但波动范围会小于1PPS的波动范围。可见PPS会随着1PPS在UCT的左右波动,且每次的波动幅度为一个晶振周期。考察n个PPS序列t1,t2,⋅⋅⋅,tn,设第1个秒时钟t1与UCT的初始偏差为a,每秒时间间隔误差为b,每个秒时钟对应的误差分别为µ1,µ2,⋅⋅⋅,µn,标准秒时钟为t0,则第i个PPS的误差为式中:n1为i秒内PPS超前1PPS的次数;n2为i秒内PPS滞后1PPS的次数;T0为晶振周期。由式(2)可知:PPS在初始阶段,即i值较小时,其累计误差(bi)较小;但对于较长时间后的PPS,即i值较大时,则存在较大的累计误差;分频系数的适当调整会消除晶振累计误差的影响;所以PPS在一段较长时间内的累计误差趋于0。然而,如果1PPS连续多次以较大的随机误差出现在UCT的左侧或右侧时,PPS也会相应地连续左移或连续右移,从而也会产生较大的随机误差;且因其每次只校正1个晶振周期,所以在PPS出现较大的随机误差后,若晶振频率较高,则PPS会在一段时间内保持较大的随机误差。2.2分频系数不同时长考虑到高精度晶振的随机误差较小,为避免PPS随1PPS出现较大的随机误差,可采用如下规则来产生PPS:1)若某一次分频系数从δ调整为δ+1,则在定值n0个秒时钟(如10s)内保持分频系数不大于δ。2)若某一次分频系数从δ调整为δ-1,则在定值n0个秒时钟内(如10s)保持分频系数不小于δ。这样,便可使PPS不会连续左移或连续右移,从而避免出现较大的随机误差,并可使PPS的累计误差不超过1个晶振周期,极限情况时仍能保持在2个晶振周期内。可见当晶振频率足够高时,PPS的随机误差要远小于1PPS的随机误差;且因PPS随着1PPS的波动而不断调整分频系数,PPS的累计误差在长时间后也会趋于零。所以根据数字锁相原理,利用1PPS来校正晶振秒时钟,既可以消除晶振秒时钟的累计误差,又保持了晶振秒时钟随机误差低的特性。3高精度同步时钟设备的实现3.1显示模块设计根据高精度同步时钟的产生原理,设计GPS同步时钟的硬件实现结构如图2所示。GPS高精度同步时钟主要由GPS接收机、中央处理单元、CPLD功能模块和显示模块组成。GPS接收机实现GPS信号的接收,对接收信息脉冲进行解码,输出解码的时钟数据信息,并发出1PPS秒脉冲信号。中央处理单元实现GPS数据信息的分析、处理,发布秒以上的时间信息,读取或设置CPLD中的秒时间信息。CPLD功能模块实现对GPS秒时钟信号的校正,产生高精度同步秒时钟。显示模块实现同步时钟的显示功能。3.2时间/时域输出GPS接收机采用MOTOROLA公司的M12ONCORE接收器,接收RTCMSC-104类型1和类型9信息,经处理后可输出摩托罗拉二进制格式(9600波特)或NMEA0183格式(4800波特)的时间信息流和误差小于500ns的1PPS秒时钟。信息流中包含有年、月、日、时、分、秒等时间信息。其接口信号如图3所示。3.3速度同步时钟模块中央处理单元是时钟装置的核心模块,其主要功能为解读GPS接收机输出的时间信息流,读取CPLD中的秒时钟信息,控制CPLD产生高精度秒时钟信号,控制其他功能模块和相关芯片工作,判断接收机收信情况,输出秒以上的时间信息等。它将同步时钟内部的各个芯片以及控制命令都抽象为具有特定地址的逻辑上的寄存器,CPU通过访问这些地址来和其他功能单元进行通信。其他功能单元与CPU连接的信号线有片选线、读写控制线、地址线和数据线等。中央处理单元的主要工作过程为:CPU解读GPS接收机输出的时间信息流,提取出年、月、日、时、分、秒时间信息及所跟踪的卫星数;并由中断子程序读取CPLD中存储的晶振秒时钟的分频计数值;对接收机的状态进行判断,如果接收机工作正常,则由CPLD根据数字锁相原理产生高精度时钟;如果接收机工作不正常,则从历史数据库中依次调出分频计数值,送往CPLD产生高精度时钟。中央处理单元接口电路见图4。3.4cpld功能模块CPLD功能模块如图5所示。时钟装置采用CPLD的实现方法不仅克服了以往的电路复杂、抗干扰能力差等缺点,还具有集成度高、保密性好等优点。CPLD的时钟频率可以达到几百MHz,再加上并行处理的特性,可以达到很高的处理速度,使得其适合于对时间精度要求较高的系统。CPLD功能模块的主要功能是:利用高精度恒温晶振对GPS接收机发出的秒时钟信号进行计数,根据中央处理单元发出的计数值产生高精度秒时钟信号。具体过程如下:1)GPS信号有效时,根据数字锁相原理产生高精度秒脉冲;并将晶振秒脉冲的分频计数值存储,通知CPU读取该计数值。2)GPS信号失效时,根据CPU发送的数值产生高精度秒时钟信号:CPLD中由一个25位秒脉冲计数器不断计数,当计数值等于3D0900时,输出秒脉冲低电平;当计数值等于CPU送来的数值时,计数器清零并重新开始计数,同时输出秒脉冲高电平。4模拟测试和实验测试4.1次仿真结果CPLD采用Altera公司的EPM7192S,仿真软件为MAXPLUSII。在做仿真实验时,由于计算机资源不足,无法进行秒级的仿真实验,本文中用频率为100Hz的信号代替秒脉冲,其他信号仍按实际情况处理,仿真50ms的时间。图6反映的是同一次仿真的4个不同片断。从图6(a)和图6(b)可以看出:GPS接收器工作正常时(CPUKZH端为“0”),输出端(PPS端)的波形滞后于输入端(1PPS端)的波形,时延约为6.5ns(晶振频率为50MHz)。从图6(c)和图6(d)可以看出:GPS接收器工作不正常时(CPUKZH端为“1”),输出PPS的周期为10ms(模拟1s),时延约为7.4ns。上述仿真结果是在理想状态下产生的,没有考虑实际情况,装置在实际工作中的误差要比仿真时要略大。其误差来源除去可由软件校正的误差外,还有2个方面:1)秒时钟的上跳沿与晶振时钟的上跳沿不同步,晶振时钟的上跳沿要滞后于秒时钟的上跳沿,其误差最大可达20ns;2)CPLD中的门延时及计数器清零、计数所需的延时。由仿真结果可以看出这2项误差之和不会超过1个计数周期。4.2实验结果和分析笔者根据本文方法制作了同步时钟,并将其应用于行波故障定位系统中,其电路板如图7所示。为对本文提出的高精度同步时钟进行可行性研究,特利用本文方法产生的PPS和1PPS进行了对比试验验证。试验中GPS接收机采用MOTOROLAVPONCORE,其秒脉冲随机误差服从均值为零的正态分布,σ=50ns,调整阈值n0设为30。高精度恒温晶振频率100MHz,频率精度10-9,频率稳定度10-11。用示波器比较1PPS和本文方法产生的PPS,实验时间长度为2h,第1小时2个GPS接收机均正常工作,第2小时本文方法所用GPS接收机工作不正常(拔掉GPS接收机的天线),另一GPS接收机正常工作。实验开始时,将2个秒时钟的上升沿调整到与示波器的轴线重合,如图8(a)所示;实验50min时的对比波形如图8(b)所示;实验120min时的对比波形如图8(c)所示。图8中,1PPS为正常GPS秒时钟信号,PPS为本文方法产生的高精度秒时钟信号;示波器的轴线为绝对秒时钟的起点(上跳沿瞬间)。从图8可以看出,本文方法产生的高精度秒脉冲的随机误差在GPS接收机工作正常时小于1PPS的随机误差;在GPS长时间失效后仍能保持较高的时间精度。经多次试验发现,采用本文方法对晶振秒脉冲累计误差进行校正后,GPS信号有效时的最小时间误差可以达到1~2ns,平均误差约20ns;GPS信号失效1h的最大误差约100ns。由此可见本文提出的方法能够很好地消除晶振秒时钟的累计误差,而随机误差也能保持在较小的范围内。5高精度时钟系统本文根据GPS时钟