PIT(周期性中断时钟)

第十二章：1、简介：PIT是由一系列24位时钟组成，可以用于触发外围模块或者周期性中断2、寄存器：PITCFLMT：PITControlandForceLoadMicroTimerRegisterPITE：PITE位决定PIT模块是否使能，PITE=1使能，PITE=0不使能；若PITE=0，则PIT模块不使能+PITTF寄存器中的中断标志位被清除，当PITE=1，独立时钟使能位设置PCE，启动递减时钟。PIYSWAI：useinwaitmodePITFRZ：useinFreezemodePFLMT[1:0]：这两位只有在对应的microtimer活动和PITE=1时有效，写入1到PFLMT的对应位会将对应的8-bitmicrotimerloadregister装载入8-bitmicrotimerdown-counter中。写入0无反应，读该寄存器总返回0.。。Note:Amicrotimerforceloadaffectsalltimerchannelsthatusethecorrespondingmicrotimebase不太懂…PITFLT:PITForceLoadTimerRegister这些位仅在对应的定时通道（PCE=1）和PITE=1时有效，对应位写入1，将16-bittimerloadregister装载入16-bittimerdown-counter中，写入0无效，任何时候读取返回0PITCE：PITChannelEnableRegister用于使能PIT通道0-3。如果PCE被清除，对应的中断标志位PITTF寄存器也会被清除。如果PITE=1，且PCEx=1，则对应的16位通道会载入初始计数值并开始递减计数PCEx=1，对应的通道使能；PCEx=0，禁止PITMUX:PITMultiplexRegister对应的16位时钟与microtime时基的关系PMUXx=0——对应的16位时钟与microtimer时基0一起计数PMUXx=1——对应的16位时钟与microtimer时基1一起计数 不太明白…PITINTE：PITInterruptEnableRegisterPINTEx=1，对应定时器中断使能，PINTEx=0，对应定时器中断禁止PITTF：PITTime-OutFlagRegister当对应的16位递减时钟和所选择的8位microtimer递减到0时，PTFx=1，写入1可清除，写入0无效，如果标志位置位和清除发生在同一个时钟周期，标志位不能清除！！！若PIT模块或者对应时钟通道被禁止，标志位被清除。PTFx=0，未产生中断；PTFx=1，产生中断PITMTLD0–1:PITMicroTimerLoadRegister0to1此寄存器用于设置8位递减时钟(MicroTimer)的载入值，写入一个新的值不会导致时钟重启，仅当计时器递减到0，PMTLD的值才会被载入；或者，如果需要立即将计数值载入，可通过对PITCFLMT寄存器中的PFLMT置位，计数寄存器会立即载入计数值！！！ PITLD0–3：PITLoadRegister0to3此寄存器用于设置16位递减时钟的载入值，向此寄存器写入的值，必须会一个16位的值，且不会重启时钟。当定时器递减到0，PTF溢出中断位会被置一，此时，寄存器的值会被载入。PITFLT寄存器中的PFLT位可以用于立即更新计数急寄存器的值（即，立即载入）PITCNT0–3：PITCountRegister0to3此寄存器代表现时16位寄存器 的递减计数值，读取访问必须在一个周期内完成！！！Timer24位定时器是由两部分组成，即4个16位递减时钟和2个8位递减时钟。16位时钟是根据两个可选择的微时基（由两个8位递减时钟产生）。每一个16位计时器都是与微时基0或1相连（PITMUX寄存器中的PMUX[3:0]选择）。一个定时器通道只能在PITE=1（PITCFLMT）、对应的PCEx=1（PITCE）的情况下开通，两个8位向下计数器用于产生两个微时基。一旦为一个使能的定时器通道选择了微时基，对应的递减微时钟会载入它的起始值（PITMTLD0orPITMTLD1）然后开始递减计数。当微时钟递减到0，PITMTLD寄存器被重载入，然后与之相连的16位递减计数器数一周期…重当一个16位时钟和被连接的8位微时钟已经递减到0，PITLD寄存器被重载入，并且，对应的定时中断标志位被置位（PITTF）。溢出周期由PITLD寄存器、PITMTLD寄存器和总线时钟决定，关系如下：time-outperiod=(PITMTLD+1)*(PITLD+1)/fBUS.16位递减时钟的即时计数值，可查看PITCNT寄存器，但微时钟的值不能被查看！！！8位微时钟能独立地被重启（重新载入计数值），通过写入1到对应的PFLMT（在PITCFLMT寄存器内）。而16位时钟则可通过写入1到对应的PFLT位（PITFLT寄存器内）使计时器重新载入。中断接口注意：当重置PITE、PINTE或PITCE位的时候会要注意防止造成等待中断现象（即，中断标志位已置位，但尚未得到相应，上面列出的就清0，造成中断不被相应）硬件触发PIT模块包括4个硬件触发信号线PITTRIG[3:0]，一个为每个定时通道提供。这个信号可以被连接到SoC层次到外设使能，例如：ATD转换模块（具体请查阅SoC指引下的PITTRIG[3:0]信号到外设）当一个定时器通道溢出，对应的PTF标志位被置位，并且对应的触发信号PITTRIG触发一个上升沿。触发事件要求最小溢出周期为两个时钟周期，因为，触发器至少要保持一个时钟周期的高电平（才能造成上升