集成电路工艺原理

1/43集成电路工艺原理

仇志军zjqiu@邯郸校区物理楼435室2/43大纲第一章前言第二章晶体生长第三章实验室净化及硅片清洗第四章光刻第五章

热氧化第六章热扩散第七章离子注入第八章薄膜淀积第九章刻蚀第十章后端工艺与集成第十一章未来趋势与挑战3/43D－G模型

氧化速率为上节课主要内容压强、晶向、掺杂和掺氯对氧化速率的影响4/43掺有杂质的硅在热氧化过程中，靠近界面的硅中杂质，将在界面两边的硅和二氧化硅中发生再分布。其决定因素有：杂质的分凝现象杂质通过SiO2表面逸散氧化速率的快慢杂质在SiO2中的扩散速度热氧化时杂质在界面上的再分布5/43热氧化时杂质在界面上的再分布的诱因杂质在Si和SiO2中的溶解度不同，扩散系数不同，热氧化时，杂质在SiO2－Si两边要重新分布，这种规律由分凝系数（SegregationCoefficient）来描述杂质在硅中的平衡浓度杂质在二氧化硅中的平衡浓度k=

＝C1C26/43k<1，并且杂质在氧化物中扩散很慢。例如B，k=0.3

杂质在SiO2界面处浓度很高k<1，并且杂质在氧化物中扩散很快。例如B在含H2气氛下氧化，杂质在Si界面处的浓度趋于零。7/43k>1，并且杂质在氧化物中扩散慢。例如P，As，Sb杂质在硅界面处堆积

鬼吹灯k>1，并且杂质在氧化物中扩散快。例如Ga，硅界面处的杂质浓度低于体浓度。8/432D热氧化——由于受到转角处对于热氧化时体积膨胀的限制，2D热氧化不同于平面的热氧化9/43氧化硅在凸角和凹角处均比平坦处薄凹角比凸角影响更大氧化滞后与转角的曲率半径r相关：r越小，滞后越严重低温下氧化滞后更严重。1200

C未见滞后。10/43凸角凹角11/43晶向：在薄氧化层区域对氧化速率的作用2D氧化扩散–2D扩散方程及仿真技术体积膨胀带来的应力：非平坦表面的应力更大物理机理解释硅SiO2新生SiO212/43热氧化方法热氧化炉（furnace）常规热氧化掺氯氧化氢氧合成氧化高压氧化13/431、常规热氧化14/43例题1、<100>硅片上表面有200nm氧化层（a）如果上述氧化层在1100

C干氧中生长，生长时间为多少？（b）如果硅片重新送回氧化炉（往往是另一个炉子），继续在1000

C下水汽氧化，多长时间可以增加氧化层厚度至500nm？关于

干氧氧化，用xi＝25nm计算xi

0，

代表的是在现在条件下生长xi所需的时间，与实际生长的方法无关水汽氧化，用xi＝0计算，

＝0xi＝015/43(a)补偿值316/43(b).217/432、掺氯氧化氯源

3%HCl，三氯乙烯TCE（C2HCl3），三氯乙烷（TCA），三氯甲烷，Cl2，NH4Cl，CCl4等方法最好瓶装HCl气体，使用方便，浓度容易控制二步TCE或TCA法－850ºC干氧850ºCTCE或TCA氧化1050ºCTCE或TCA氧化1050ºCN2中退火–降低Qit18/433、氢氧合成氧化2H2+O2=2H2OSi+2H2O=SiO2+2H219/434、高压氧化：一种低温快速的氧化方法B和B/A与氧化剂分压近似成正比在一个大气压下，每增加一个大气压氧化速率增加一倍如速率不变，则每增加一个大气压，温度下降30

C但在VLSI工艺中，尚未广泛使用，原因：1）安全问题，一般设备需要25atm2）设备占地太大，生产产量小3）厚度不均匀20/4321/43Si/SiO2界面特性1）固定氧化物电荷，Qf

FixedOxideCharge2）界面陷阱电荷，Qit

Interfacetrappedcharge3）可动离子电荷，Qm

Mobileioniccharge4）氧化物陷阱电荷，Qot

Oxidetrappedcharge22/431、固定氧化物电荷，Qf（fixedoxidecharge）位置：靠近界面氧化层内<2～3nm范围电荷：正电荷。电荷密度：109-1011cm-2。电荷态在器件工作期间不变化。来源推测：由不完全氧化的带有净正电荷的Si引起的。特点：Si中的杂质浓度、导电类型及SiO2厚度与Qf关系不大Qf和生长温度关系：温度升高，Qf下降。降温速率越快，Qf值越低，但硅片直径大于100mm的硅片不宜降温太快。氧化速率越快，Qf越高Qf<111>:Qf<110>:Qf<100>=3:2:1重复性好Si·23/43Deal三角关系（DealQfTriangle）斜边代表了Qf和温度的关系温度升高，Qf降低垂直边表示氧化温度不变，只要改变气氛（N2或Ar）会使Qf大大降低水平边表示在惰性气体中的降温过程适于（111）硅（100）硅约小3倍24/432、界面陷阱电荷/界面态，Qit（Interfacetrappedcharge）位置: Si/SiO2

界面来源推测:1)在衬底硅指向氧化层的Si表面的悬挂键（DanglingbondSi·

）2)可以束缚载流子的界面电离杂质（荷电中心）电荷：能量处于禁带中，可以和Si交换电荷，电荷态依赖于偏压，可能是正，负或者中性；密度109-1011cm-2eV-1与Qf为同一来源：高Qf一定高Qit。25/4326/43Qit和下列因素有关：氧化温度，氧化气氛（湿氧、干氧），晶向等Qit和干氧氧化温度的关系

1）Qit随温度升高而降低；

2）干氧Qit高于湿氧

3）在能带中间部分，Qit(100)比Qit(111)低约5倍

官场小说降低Qit的方法

低温金属化后退火（PMA）

（lowtemperaturepost-metallizationanneal)

在H2或H2－N2（FormingGasAnnealing,FGA）中350－500

C退火30分钟退火前，Qit约1011cm-2eV-1退火后，Qit约1010cm-2eV-1-可应用27/43Annealingw/oH2500oC/10min/10%H2inN2450oC/10min/25%H2inN2MidgapQit(1011cm-2eV-1)Oxidationtemperature(oC)3.02.52.01.51.00.5024681210120011001000900通过FGA有效地降低Qit的实例28/43Qf和Qit与晶向的关系——（100）最低Qit&Qf：温度越高，越小界面越粗糙，越大<100>比<111>小得多低温合金退火（氢钝化）高温氩气退火掺氯氧化29/43位置：可以在氧化层中任意地方。开始位于栅（金属或多晶硅）/SiO2界面，如在正偏或加温情况，Qm将向Si/SiO2界面移动。来源：金属化(Metallization)及别的污染。碱金属离子（Na+,K+）玷污引起（以网络变性体形式存在）。会引起MOS器件阈值电压VT的变化和稳定性问题。3、可动离子电荷，Qm（mobileioniccharge）30/43减少Qm的具体方法1)清洗石英管O2-HCl气体1150

C/2h2)采用掺氯氧化，源有HCl-O2、TCE、TCA等3)用磷硅玻璃PSG（phosphosilicateglass）4)Si3N4作为最后钝化层Notanissueanymore!31/43位置：位于氧化层中任意地方。来源:1）氧化层中一些断裂的Si-O、Si-Si、Si-H、Si-OH

电离辐照（ionizationirradiation）

VLSI工艺过程引入：如电子束蒸发、溅射、等离子体刻蚀、电子束或X射线光刻、离子注入结果：这些陷阱会捕获空穴或电子，影响器件的工作1000

C干氧化可以改善SiO2结构，使其不易打断——抗辐射氧化可通过在H2或惰性气体中300

C消除。加对于辐射不敏感的钝化层，如Al2O3和Si3N4

4、氧化物陷阱电荷，Qot

（oxidetrappedcharge）32/43二氧化硅质量的检验一、氧化膜的缺陷检查1、氧化膜针孔的检测EPW（邻苯二酚－乙二胺－水腐蚀法）阳极氧化法氯气腐蚀法MOS二极管法2、氧化导致的层错的检测（OISF：Oxidationinducedstackingfaults)氧化后，用HF去除SiO2,用Sirtl溶液腐蚀Sirtl溶液：100mlH2O+50gCr2O3+75mlHF3、氧化膜中钠离子含量测定（在后面电学测量中讲到）观察衬底腐蚀情况观察衬底染色情况33/43OISF–OxidationInducedStackingFault氧化时产生大量的间隙原子。这些点缺陷易于聚集为大的2D缺陷——层错。层错位于界面，成为重金属的吸杂中心，导致器件漏电。高压氧化（低温）和掺氯氧化，均有利于抑制OISF。34/43厚度测量机械法比色法椭偏法光干涉法C-V测量Stylus1、机械法二氧化硅质量的检验台阶仪-profilometer35/432、比色法36/433、光干涉法（Interferometry）

由光的相干原理，膜表面与界面反射二束光相干涉。由光学原理，两束光的光程差为入射光的波长整数倍时出现加强的亮度n：二氧化硅折射率：入射光波长如

=589.6nmm：干涉级数垂直入射时:

37/434、椭偏法（Ellipsometry）单色光经过起偏器变成偏振光，再经1/4波片变成椭圆偏振光，照射样品，再经过膜的反射、检偏后进入光电管。两个相互垂直的偏振光的分量的振幅与相位变化是与膜厚度及折射率有关，查图表（软件自动计算）可得到厚度。38/43椭偏法是一种非常精确、非常灵活的测试方法厚度测量:测量结果给出周期性的厚度结果需要知道薄膜的一些性质多种波长测量厚度和折射率（refractiveindex）：可以决定不同材料的厚度及折射率多层薄膜：可以用多波长和多角度来决定多层薄膜的厚度39/43正电压加在金属电极上，相当于积累区（accumulation）负电压引起衬底部分耗尽（depletion）进一步加负电压，使得反型层（inversion）出现。三、电学测量QG=qNDxD+QI40/43低频时，QI完全平衡了栅上电荷，因此Cinv=Cox在高频时，由于QI跟不上频率的变化，所以Cinv为Cox和CD的串联。LF<1Hz深耗尽：在快速扫描时，由于QI跟不上扫描速度的变化，因此xD必须增加来与栅上电荷平衡41/43Qi