一种高增益全差分动态比较器的设计

一种高增益全差分动态比较器的设计

与其他adc相比，线性模型数转换器（adc）具有速度快、分辨率快、效率低的优点，因此在许多网络系统中得到了广泛应用。流水线ADC由若干级子全并行ADC(Sub-FlashADC)以流水线工作方式完成对模拟输入的量化,Sub-FlashADC内部通过若干并联的比较器实现对本级输入的量化。流水线ADC中比较器的性能,特别是速度、功耗、输入失调电压对整个ADC的速度、功耗与精度产生重要影响。适用于流水线ADC的动态比较器主要有差分对比较器、阻抗驱动型比较器、电荷分配型比较器,但它们较大的功耗与输入失调电压限制了只能在低分辨率的Sub-FlashADC中应用,为设计高分辨率流水线ADC只能采用更多级低分辨率Sub-FlashADC结构,这样既增加了设计难度,又影响了流水线ADC的速度与精度。设计的动态比较器,由前置放大器与动态比较器组成,实现了0.48mW低功耗与3.5mV低输入失调电压,可满足四位及以上Sub-FlashADC的精度要求。1动态比较器模块所设计的10bit20MpS流水线模数转换器为CMOS图像传感器处理电路,由四级分别为4bit,3bit,3bit,3bit的Sub-FlashADC完成量化功能。Sub-FlashADC的核心部分为动态比较器,在四相互不交叠时钟控制下,完成对差模输入、参考电压的采样完成比较输出。4bitSub-FlashADC中,共需16个比较器,可比较-1V—+1V的差模输入电压,比较结果产生16bit温度计码,比较器输入失调电压的大小将直接影响到量化结果的准确性,对于低功耗流水线ADC的设计,它的功耗也成为关注的焦点。下面将详细讨论比较器的设计。2比较器2.1选择低负荷分配型比较器比较器的功能是比较输入信号电压与参考电压,根据二者大小关系,输出数字高低电平。用CMOS锁存器可以组成简单的比较器。它由两个CMOS反相器交叉耦合而成,内部节点被初始化为一个等于或正比于输入与参考之差的电压,电路被连接成一个正反馈模式,以决定被初始化电压的极性,随后Φ高电平来到,信号被放大至数字逻辑电平,产生比较结果。这种简单的动态比较器具有低功耗的优点,但是,高于100mV的输入失调电压决定了它很少被单独应用。所设计的流水线模数转换器,处理的输入范围为2V,对于4bitSub-FlashADC而言,内部16个比较器间参考电压差值为2V/16=125mV,也就是本级的一个最低有效为(1LSB),由于采用了冗余位数字校正技术,使得各级Sub-FlashADC中比较器的输入失调电压最大可达到本级的1/2LSB,对于4bitSub-FlashADC而言,其内部比较器的最大允许输入失调电压为62.5mV。前面所述电荷分配型比较器,输入失调电压最大为75mV,功耗在0.8mW以上,对于Sub-FlashADC中大量使用比较器所带来的功耗问题,将是低功耗流水线ADC设计中所不能接受的。因此,设计一种低输入失调电压与低功耗的动态比较器,对于高分辨率、低功耗流水线ADC的设计尤为重要。为了实现精确的比较,在CMOS锁存器前,可以加上前置放大器。如果需要比较器精确比较62.5mV以下的差模信号,而CMOS锁存器能可靠区分大于200mV的信号,则需要前置放大器的增益最少为200mV/62.5mV=3.2。2.2采样电路的工作过程本文设计的动态比较器如图1所示,它是基于图2电荷分配型动态比较器设计的。图2比较器需要一个两相的时钟,当¯latchlatch¯¯¯¯¯¯¯有效时,与¯latchlatch¯¯¯¯¯¯¯耦合的电容对被预充电到Vin=Vin+-Vin-,另一对电容被预充电到Vref=Vref+-Vref-,比较器由于差分输入管的尾电流截止,处于关断状态,开关M8,M9将比较器的输出预充电到逻辑电平Vdd;当latch有效时,差分对的尾电流管导通,为差分对与锁存的工作提供电流偏置,开关M8,M9关断,输出与Vdd隔断,采样电容的下极板接地,电荷在与差分对输入端相连接的Cin与Cref的上极板间传输,由电荷守恒原理最终达到平衡,差分对放大输入信号,锁存器状态发生改变,输出并保存比较结果至下一次采样开始。依照电容所保存的电荷,易知比较器的输入阈值电压为:V+in-V-in=Cref/Cin(V+ref-V-ref).V+in−V−in=Cref/Cin(V+ref−V−ref).本文设计的动态比较器,由采样电路、全差分前置放大器与动态锁存器组成。电容C1,C2与开关S2,S3,S4组成采样电路。当S3,S4闭合,差分输入信号与正负参考电压对采样电容C1,C2的下极板充电;当S2闭合,全差分前置放大器输入共模电平对采样电容C1,C2上极板充电。M1~M9组成共源共栅全差分前置放大器,差分输入对管M1,M2完成对采样差值的放大,尾电流管M3为全差分放大器提供偏置电流,M4~M7作为负载提高其增益,M8,M9构成放大器的正反馈结构,提高比较器的速度。M10~M18组成CMOS动态锁存器,与时钟相连的S1控制其复位与保持阶段。S1~S4的控制由流水线ADC四相互不交叠的时钟Φ1~Φ4来实现。图3所示为全差分动态比较器的四相互不交叠时钟。结合图3分析一个时钟周期内比较器的工作过程。我们将一个时钟周期的前半周期称为预充电阶段,后半周期称为输出保持阶段。输出保持阶段,Φ1=1,动态锁存器的尾电流管M18导通,输出比较器对前一周期采样进行比较的结果。Φ4=1,采样开关S4导通,完成对Vref+与Vref-的采样,Φ2=0,S2导通,采样电容的上、下极板分别由Vcm与Vref进行充电。其中,Vcm表示比较器前置放大器输入共模电平,Vref表示比较器输入参考电平。此时,共源共栅全差分放大器输入对管置共模电平,由于放大器两支路完全对称,这样,前置放大器输出Vo+=Vo-,为输出共模电平。采样电容C1,C2保持电荷分别为:Q11=C⋅(Vcm-Vref+),Q21=C⋅(Vcm-Vref-)Q11=C⋅(Vcm−Vref+),Q21=C⋅(Vcm−Vref−)预充电阶段,Φ1=0,动态锁存器尾电流管关断,复位管M17~M18导通,比较器输出被复位于逻辑高电平,Φ3=1,采样开关S3导通,采样差分输入Vin+与Vin-,Φ2=1,S2关断,采样电容右极板没有到地的通路,假设此时差分输入电平分别为Vi+与Vi-,此时,采样电容C1,C2保持电荷分别为:Q12=C⋅(Vi+-Vin+),Q22=C⋅(Vi--Vin-)。Q12=C⋅(Vi+−Vin+),Q22=C⋅(Vi−−Vin−)。对于两阶段的采样电容,根据电荷守恒原理有:Q11=Q12,Q21=Q22Q11=Q12,Q21=Q22也就是:Vi+=Vcm-Vref++Vin+,Vi-=Vcm-Vref-+Vin-这样,在Φ1=0,Φ2=1,Φ3=1时前置放大器放大这个差值,直到Φ1=1,动态锁存器的尾电流管导通,将放大的差值比较输出并锁存,在Φ2=0,前置放大器的差分输入对管再次置共模电平,前置放大器为完成放大差值,开始下一次采样。由此,参见图3所示比较器翻转区间,在Φ1上升沿与Φ2下降沿这段时间内,比较器状态发生改变,它发生在比较器两次采样之间,随后重复上一周期的工作。由于采用单电容完成对输入与参考的采样,在理想情况下,对前置放大器的同向输入支路半电路分析,对于输入管M1有:Ιds1=Κ(Vi+-V)2Ids1=K(Vi+−V)2其中:Κ=1/2⋅μnCΟXW/L,V=Vth,Μ1+Vds,Μ3比较器的翻转将发生在:Ids1=Ids2,因此,比较器的输入阈值电压为:Vin|threshold=Vref其中:Vin=Vin+-Vin-,Vref=Vref+-Vref-,Vds,M3为尾电流管M3的漏源电压。2.3动态比较器的工作原理比较器的精度主要受比较器的增益与输入失调电压影响,本文设计的动态比较器,由于采用带正反馈的前置放大器与动态锁存器完成比较功能,前置放大器放大小信号差值,触发动态锁存器,改变其状态,正反馈提高了比较器的速度,这样,比较器的增益得到提高,模拟的结果表明,比较器的增益为80dB,对于1/2LSB的精度要求,比较器的失调就成为影响精度的主要因素,下面具体分析比较器的失调。本文设计的动态比较器,采用单电容完成对差分输入与参考的采样,这样,连接差分输入对管的两采样电容的失配对比较器输入失调电压产生的影响,仅仅限于对随机热噪声(KT/C)与开关沟道注入电荷(ΔQ/C)的响应。对于前置共源共栅放大器,其直流增益为:Av=gm⋅Rout由于共源共栅放大器的较高直流增益(>40dB),输入差模信号被放大,当这个放大值超过锁存器可靠区分的电压时,比较器就可以做出精确比较。因此,可以认为由CMOS锁存器失配所引入的失调电压Vos1被缩小AV倍。所以,前置放大器的输入失调电压、直流增益将直接决定比较器的输入失调电压,也就是,前置放大器由于失配所引起的输入失调电压与增益变化,将是引起比较器输入失调电压变化的主要因素,这些因素主要包含以下几点:①前置放大器输入对管阈值电压Vth失配,从而引入本级输入失调电压;②前置放大器负载管失配,引起的共源共栅放大器负载阻抗变化,导致其增益变化;③采样开关的沟道电荷注入以及KT/C噪声在采样电容上积累电荷,从而引起比较器输入失调电压增大。以上因素引入的比较器输入失调电压,可用下式表示:Vos=Vosa+VoslAv+ΔQC式中:Vosa与AV分别为前置放大器输入失调电压与增益,Vosl为锁存器失调电压,ΔQ为前置放大器输入共模电平控制开关S2对两采样电容沟道电荷注入的失配电荷。2.4比较器输入失调电压增动态比较器版图如图4所示,上半部为比较器整体版图,下半部为放大的前置放大器差分输入对管的版图。为了减小由于版图失配所带来的比较器输入失调电压增大,版图中我们采取了两个措施:首先,在整体结构上采用对称结构,增加比较器阵列的对称性;其次,对于前置放大器差分输入对管与锁存器,采用共质心结构,提高其匹配性,减小阈值电压VT与几何尺寸的失配。对于由电荷注入与KT/C噪声所引入的失调电压增加,可以在保证采样速度的前提下,增加采样电容,减小其影响。3比较器工作原理我们选用Chartered0.35μm2P4Msalicide工艺,在CadenceComposer环境,使用Spectre对本文的动态比较器进行仿真。以下模拟的时钟频率为20MHz,电源电压为5V,模拟条件为典型情况Typical。其中:Vin=Vin+-Vin-,Vref=Vref+-Vref-,Vin+,Vin-为采用三角波源的差分信号,频率为500kHz,共模电平取2.5V,Vref+,Vref-由2~3V的参考电压经电阻分压网络产生,Vref=62.5mV,取为4bitSub-FlashADC的1/2LSB。动态比较器性能如表1所示,模拟结果在前置放大器差分输入对管失配为5%情况下得出。不考虑失配情况下比较器瞬态模拟曲线见图5。图中,Vout+与Vout-分别为比较器正反两相输出。从图中可以看出,比较器输出状态改变发生在t=79ns,它所比较的输入差分信号Vin由Φ3控制的开关采样,图中Vin曲线中的A点度量其值为62.3mV,如图中下方数据显示。本文还模拟了比较器输入失调电压与前置放大器输入差分对管栅宽失配的关系曲线。如图6中模拟了差分输入对管M1,M2栅宽失配在10%之内的输入失调电压的变化曲线,分别给出了最好情况FF与最坏情况SS的模拟曲线。从图中可以看出,当前置放大器差分输入对管M1与M2的栅宽度失配在10%以内,比较器的失调电压Vos在-1~9mV之内呈现近似直线变化的趋势,可以近似认