数字电路复习课件

第1章数字电子技术基础1.1数字电子技术基础1.2数制与编码1.3基本逻辑运算

1.4逻辑函数与逻辑问题的描述退出1.2数制与编码1.2.1数制1.2.2数制转换1.2.3编码退出2、二进制数码为：0、1；基数是2。运算规律：逢二进一，即：1＋1＝10。二进制数的权展开式：如：(101.01)2＝1×22

＋0×21＋1×20＋0×2－1＋1×2－2

＝(5.25)10加法规则：0+0=0，0+1=1，1+0=1，1+1=10乘法规则：0.0=0，0.1=0，1.0=0，1.1=1运算规则各数位的权是２的幂二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。数码为：0～7；基数是8。运算规律：逢八进一，即：7＋1＝10。八进制数的权展开式：如：(207.04)10＝2×82

＋0×81＋7×80＋0×8－1＋4×8－2＝(135.0625)103、八进制4、十六进制数码为：0～9、A～F；基数是16。运算规律：逢十六进一，即：F＋1＝10。十六进制数的权展开式：如：(D8.A)2＝13×161

＋8×160＋10×16－1＝(216.625)10各数位的权是8的幂各数位的权是16的幂结论①一般地，N进制需要用到N个数码，基数是N；运算规律为逢N进一。②如果一个N进制数M包含ｎ位整数和ｍ位小数，即(an-1an-2…a1a0·a－1a－2…a－m)2则该数的权展开式为：(M)2

＝an-1×Nn-1

＋

an-2×Nn-2

＋…＋a1×N1＋

a0

×N0＋a－1×N-1＋a－2×N-2＋…＋a－m×N-m③由权展开式很容易将一个N进制数转换为十进制数。1.2.2数制转换（1）二进制数转换为八进制数：将二进制数由小数点开始，整数部分向左，小数部分向右，每3位分成一组，不够3位补零，则每组二进制数便是一位八进制数。将N进制数按权展开，即可以转换为十进制数。1、二进制数与八进制数的相互转换1101010.01000＝(152.2)8（2）八进制数转换为二进制数：将每位八进制数用3位二进制数表示。 =011

111100.010

110(374.26)82、二进制数与十六进制数的相互转换111010100.0110000＝(1E8.6)16=1010

11110100.0111

0110(AF4.76)16二进制数与十六进制数的相互转换，按照每4位二进制数对应于一位十六进制数进行转换。3、十进制数转换为二进制数采用的方法—基数连除、连乘法原理：将整数部分和小数部分分别进行转换。整数部分采用基数连除法，小数部分采用基数连乘法。转换后再合并。整数部分采用基数连除法，先得到的余数为低位，后得到的余数为高位。小数部分采用基数连乘法，先得到的整数为高位，后得到的整数为低位。所以：(44.375)10＝(101100.011)2采用基数连除、连乘法，可将十进制数转换为任意的N进制数。用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。1.2.3编码数字系统只能识别0和1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。二-十进制代码：用4位二进制数b3b2b1b0来表示十进制数中的0~9十个数码。简称BCD码。

2421码的权值依次为2、4、2、1；余3码由8421码加0011得到；格雷码是一种循环码，其特点是任何相邻的两个码字，仅有一位代码不同，其它位相同。用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421BCD码。1.3基本逻辑运算1.3.1逻辑代数的基本概念1.3.2基本逻辑运算退出事物往往存在两种对立的状态，在逻辑代数中可以抽象地表示为0和1，称为逻辑0状态和逻辑1状态。逻辑代数是按一定的逻辑关系进行运算的代数，是分析和设计数字电路的数学工具。在逻辑代数，只有０和１两种逻辑值，有与、或、非三种基本逻辑运算，还有与或、与非、与或非、异或几种导出逻辑运算。

逻辑代数中的变量称为逻辑变量，用大写字母表示。逻辑变量的取值只有两种，即逻辑0和逻辑1，0和1称为逻辑常量，并不表示数量的大小，而是表示两种对立的逻辑状态。逻辑是指事物的因果关系，或者说条件和结果的关系，这些因果关系可以用逻辑运算来表示，也就是用逻辑代数来描述。这种把所有可能的条件组合及其对应结果一一列出来的表格叫做真值表。Ｙ＝ＡＢ真值表逻辑符号

1.4逻辑函数与逻辑问题的描述（1）逻辑表达式：由逻辑变量和与、或、非3种运算符连接起来所构成的式子。在逻辑表达式中，等式右边的字母A、B、C、D等称为输入逻辑变量，等式左边的字母L称为输出逻辑变量，字母上面没有非运算符的叫做原变量，有非运算符的叫做反变量。（2）逻辑函数：如果对应于输入逻辑变量A、B、C、…的每一组确定值，输出逻辑变量L就有唯一确定的值，则称Y是A、B、C、…的逻辑函数。记为

注意：与普通代数不同的是，在逻辑代数中，不管是变量还是函数，其取值都只能是0或1，并且这里的0和1只表示两种不同的状态，没有数量的含义。第二章逻辑门电路2.1二极管的开关特性2.2BJT的开关特性2.3基本逻辑门电路2.4TTL逻辑门电路退出

2.5CMOS逻辑门电路2.6正负逻辑问题5．74LS系列——为低功耗肖特基系列。6．74AS系列——为先进肖特基系列，它是74S系列的后继产品。7．74ALS系列——为先进低功耗肖特基系列，是74LS系列的后继产品。TTL集成逻辑门电路系列简介1．74系列——为TTL集成电路的早期产品，属中速TTL器件。2．74L系列——为低功耗TTL系列，又称LTTL系列。3．74H系列——为高速TTL系列。4．74S系列——为肖特基TTL系列，进一步提高了速度。使用集成电路时的注意事项（1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。（2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。（3）TTL电路和CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器件造成损害。

第三章

组合逻辑电路的分析与设计

组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）

3.1逻辑代数一、逻辑代数的基本公式二、逻辑代数的基本规则

对偶规则的基本内容是：如果两个逻辑函数表达式相等，那么它们的对偶式也一定相等。基本公式中的公式l和公式2就互为对偶式。1.代入规则

对于任何一个逻辑等式，以某个逻辑变量或逻辑函数同时取代等式两端任何一个逻辑变量后，等式依然成立。

例如，在反演律中用BC去代替等式中的B，则新的等式仍成立：2.对偶规则

将一个逻辑函数L进行下列变换：

·→＋，＋

→·

0→1，1→0

所得新函数表达式叫做L的对偶式，用表示。3

.反演规则

将一个逻辑函数L进行下列变换：

·→＋，＋

→·

；

0→1，1→0；

原变量

→

反变量，

反变量

→

原变量。

所得新函数表达式叫做L的非函数，用表示。

在应用反演规则求非函数时要注意以下两点：（1）保持运算的优先顺序不变，必要时加括号表明，如例3.1.3。（2）变换中，几个变量（一个以上）的公共非号保持不变，如例3.1.4。利用反演规则，可以非常方便地求得一个函数的非函数

例3.1.3

求以下函数的非函数：解：例3.1.4

求以下函数的非函数：解：

3.2

逻辑函数的卡诺图化简法

一、

最小项的定义与性质

最小项的定义

n个变量的逻辑函数中，包含全部变量的乘积项称为最小项。n变量逻辑函数的全部最小项共有2n个。

二、逻辑函数的最小项表达式

任何一个逻辑函数表达式都可以转换为一组最小项之和，称为最小项表达式。

例1：将以下逻辑函数转换成最小项表达式：解：解：

=m7+m6+m3+m1

例3.2.2

将下列逻辑函数转换成最小项表达式：

=m7+m6+m3+m5=∑m（3,5,6,7）

三、卡诺图

2.卡诺图用小方格来表示最小项，一个小方格代表一个最小项，然后将这些最小项按照相邻性排列起来。即用小方格几何位置上的相邻性来表示最小项逻辑上的相邻性。

1．相邻最小项

如果两个最小项中只有一个变量互为反变量，其余变量均相同，则称这两个最小项为逻辑相邻，简称相邻项。

例如，最小项ABC和就是相邻最小项。

如果两个相邻最小项出现在同一个逻辑函数中，可以合并为一项，同时消去互为反变量的那个量。如2．从逻辑表达式到卡诺图（2）如表达式不是最小项表达式，但是“与—或表达式”，可将其先化成最小项表达式，再填入卡诺图。也可直接填入。

例3.2.5

用卡诺图表示逻辑函数（1）如果表达式为最小项表达式，则可直接填入卡诺图。

例3.2.4

用卡诺图表示逻辑函数:解：

写成简化形式：

然后填入卡诺图：解：直接填入：

五、逻辑函数的卡诺图化简法

1．卡诺图化简逻辑函数的原理

:（1）2个相邻的最小项结合，可以消去1个取值不同的变量而合并为l项。

（2）4个相邻的最小项结合，可以消去2个取值不同的变量而合并为l项。

（3）8个相邻的最小项结合，可以消去3个取值不同的变量而合并为l项。总之，2n个相邻的最小项结合，可以消去n个取值不同的变量而合并为l项。

2．用卡诺图合并最小项的原则（画圈的原则）

（1）尽量画大圈，但每个圈内只能含有2n（n=0,1,2,3……）个相邻项。要特别注意对边相邻性和四角相邻性。（2）圈的个数尽量少。（3）卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1的最小项。（4）在新画的包围圈中至少要含有1个末被圈过的1方格，否则该包围圈是多余的。

3．用卡诺图化简逻辑函数的步骤：（1）画出逻辑函数的卡诺图。（2）合并相邻的最小项，即根据前述原则画圈。（3）写出化简后的表达式。每一个圈写一个最简与项，规则是，取值为l的变量用原变量表示，取值为0的变量用反变量表示，将这些变量相与。然后将所有与项进行逻辑加，即得最简与—或表达式。六、具有无关项的逻辑函数的化简

1．无关项——在有些逻辑函数中，输入变量的某些取值组合不会出现，或者一旦出现，逻辑值可以是任意的。这样的取值组合所对应的最小项称为无关项、任意项或约束项。

例3.2.10：在十字路口有红绿黄三色交通信号灯，规定红灯亮停，绿灯亮行，黄灯亮等一等，试分析车行与三色信号灯之间逻辑关系。解：设红、绿、黄灯分别用A、B、C表示，且灯亮为1，灯灭为0。车用L表示，车行L=1，车停L=0。列出该函数的真值。显而易见，在这个函数中，有5个最小项为无关项。带有无关项的逻辑函数的最小项表达式为：L=∑m（）+∑d（）如本例函数可写成L=∑m（2）+∑d（0,3,5,6,7）例3.2.11：某逻辑函数输入是8421BCD码，其逻辑表达式为：

L（A,B,C,D）=∑m（1,4,5,6,7,9）+∑d（10,11,12,13,14,15）

用卡诺图法化简该逻辑函数。解：（1）画出4变量卡诺图。将1、4、5、6、7、9号小方格填入1；将10、11、12、13、14、15号小方格填入×。（2）合并最小项，如图（a）所示。注意，1方格不能漏。×方格根据需要，可以圈入，也可以放弃。（3）写出逻辑函数的最简与—或表达式:如果不考虑无关项，如图（b）所示，写出表达式为：3.4组合逻辑电路的设计方法设计过程的基本步骤：例3.4.1：设计一个三人表决电路，结果按“少数服从多数”的原则决定。解：（1）列真值表：（3）化简。（2）由真值表写出逻辑表达式：得最简与—或表达式：（4）画出逻辑图。如果，要求用与非门实现该逻辑电路，就应将表达式转换成与非—与非表达式：

画出逻辑图如图所示。

第四章常用的组合逻辑功能器件

4.1编码器一.编码器的基本概念及工作原理编码——将特定的逻辑信号编为一组二进制代码。能够实现编码功能的逻辑部件称为编码器。一般而言，N个不同的信号，至少需要n位二进制数编码。N和n之间满足下列关系:2n≥N

4.2译码器

一．译码器的基本概念及工作原理译码器——将输入代码转换成特定的输出信号例：2线—4线译码器二、集成译码器1.二进制译码器74138——3线—8线译码器4.5加法器一、加法器的基本概念及工作原理加法器——实现两个二进制数的加法运算

1．半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。列出半加器的真值表：画出逻辑电路图。由真值表直接写出表达式:如果想用与非门组成半加器，则将上式用代数法变换成与非形式：由此画出用与非门组成的半加器。例2：设计一个一位全加器

要完成一位"被加数"与"加数"及低位送来的"进位"三者相加，产生"本位和"及向高位的"进位"，因此该电路有3个输入，2个输出。

设“被加数”，“加数”和低位来的"进位"分别为Ai,Bi,Ci-1,"本位和"与向高位的"进位"分别为Si,Ci.AiBiCi-1

Si Ci

000 0 0001 1 0010 1 0011 0 1100 1 0101 0 1110 0 1111 1 1第二步：写出"最小项之"表达式；Si=

m(1,2,4,7)Ci=

m(3,5,6,7)第三步：化简并转换成适当形式；10001111001AiBiCi-1111SiAiBi10001111001111CiCi-1如果用"与非"门来实现，则需要9个"与非"门，3个"非"门，数量较多。若采用其它门电路，可将输出函数表达式作适当转换。第四步：画出电路图SiCi&&&=1=1AiCi-1Bi5触发器

5.1基本RS触发器5.2同步触发器5.3主从触发器5.4边沿触发器5.5不同类型触发器之间的转换5.6触发器的工作特性及参数

触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等5种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。各种不同逻辑功能的触发器的特性方程为：RS触发器：Qn+1=S+RQn，其约束条件为：RS＝0JK触发器：Qn+1=JQn+KQnD触发器：Qn+1=DT触发器：Qn+1=TQn+TQn

同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。第六章时序逻辑电路学习要点

时序电路的分析方法和设计方法计数器、寄存器等中规模集成电路的逻辑功能和使用方法6.1.1时序逻辑电路概述1、时序电路的特点时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。电路图时钟方程、驱动方程和输出方程状态方程状态图、状态表或时序图判断电路逻辑功能12356.1.2时序逻辑电路的分析方法时序电路的分析步骤：计算4例输出方程：输出与输入有关，为米利型时序电路。同步时序电路，时钟方程省去。驱动方程：1写方程式2求状态方程T触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：3计算、列状态表45电路功能由状态图可以看出，当输入X

＝0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：00→01→10→11→00→…当X＝1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：00→11→10→01→00→…可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。画状态图时序图6.2计数器6.2.1二进制计数器退出6.2.2非二进制计数器6.2.3集成计数器在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器······二进制异步计数器级间连接规律电路图由于没有无效状态，电路能自启动。推广到n位二进制同步加法计数器驱动方程输出方程电路图由于没有无效状态，电路能自启动。推广到n位二进制同步减法计数器驱动方程输出方程6.2.3集成计数器（1）4位二进制同步加法计数器74161①异步清零。74161具有以下功能：③计数。②同步并行预置数。RCO为进位输出端。④保持。（2）二—五—十进制异步加法计数器74290二进制计数器的时钟输入端为CP1，输出端为Q0；五进制计数器的时钟输入端为CP2，输出端为Q1、Q2、Q3。74290包含一个独立的1位二进制计数器和一个独立的异步五进制计数器。如果将Q0与CP2相连，CP1作时钟脉冲输入端，Q0～Q3作输出端，则为8421BCD码十进制计数器。6.2.3N进制计数器1、用同步清零端或置数端归零构成N进置计数器2、用异步清零端或置数端归零构成N进置计数器（1）写出状态SN-1的二进制代码。（2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。（3）画连线图。（1）写出状态SN的二进制代码。（2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。（3）画连线图。利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。用74LS161来构成一个十二进制计数器。SN＝S12＝1100例D0～D3可随意处理D0～D3必须都接0SN-1＝S11＝10116.3寄存器6.3.1基本寄存器退出6.3.2移位寄存器6.3.3寄存器的应用第9章脉冲信号的产生与变换9.1多谐振荡器9.2单稳态触发器9.3施密特触发器9.4555定时器（1）没有触发信号时电路工作在稳态当没有触发信号时，ui为低电