计算机控制(第2章)

计算机控制技术

——郭世体

单片机系统扩展

,・单升机系统存储器的扩展

•(一)复习以前所学单片机基础知识

・1、MCS-51单片机引脚及总线结构

•下图(a)为管脚图

•下图(b)为引脚功能分类图

•主要引脚的连接用法！

P1.0—140——VYcc

Pl.l—239—PO.O

Pl.2—338—PO.l

Pl.3—437—P0.2

Pl.4—536—P0.3

Pl.5—635—P0.4

Pl.6—734——P0.5

Pl.7—833—P0.6

RST/VPD——932—P0.7

P3.0/RXD——108051—EA/V

8751pp

P3.1/TXD——1180318一ALE/PROG

P3.2INT0—1229—PSEN

P3.3/INT1—1328—P2.7

P3.4/T0—1427—P2.6

P3.5/T1—1526一P2.5

P3.6/WR—1625—P2.4

P3.7/RD—1724—P2.3

XTAL2—1823一P2.2

XTAL1—1922—P2.1

V▼SS—2021——P2.0

(a)

用户I/O-------------------

4=VP1P2=»地址线

=＞地址：数据线

ALE——

PSEN--控制线

EA-----

RST-----

XTAL1

XTAL21

(M

以下是单片机系统的三个基本电路

•电源电路

•复位电路

・时钟电路

时钟电路

复位电路

(a)上电复位(b)按键复位

＞地址总线AB

/

｝数据总线DB

、

，控制总线CB

MCS-51外部三总线示意图

2、MCS・51单片机内部存储器结构

F

FFFFHE特

F0HFFFFH

殊

特D

RAM0H

功

殊B0H

外

能

功B8H

存储器

能

A0H寄

寄

A8H存RAM

(8052)0H

存

9器

8H

器

9中

(8032)0H

88H位I/O

80H80H80H寻口地址

部

址

1000H7FH

,___r30H

2FH

OFFFHi----------1OFFFH20H

:内部,1FH

OOOO•Hl一(EAi-1J)0000:H

OOH0000H

程序存储器内部数据存储器外部数据存储器

(b)(c)

几个主要SFR的掌握：

A,PSW,PpPC,SP,DPTR等

3、单片机中断系统；

定时器/计数器；

串行口系统；

4、单片机指令系统与程序设计

•（二）单片机系统的存储器扩展

•包括ROM扩展、RAM扩展

•扩展的原因

•1、扩展常用的存储器芯片

•ROM：2716（2KX8位/片），2732,2764,

27128等;2816,2864等

•RAM（静态的）：6116（2K义8位/片），

6264,62256等

•举例说明芯片引脚结构，如6264的扩展三总线

结构。

-2、RAM的扩展

-3、ROM的扩展NO一128Tcc

•多举例说明：A12227—WE

CE

A7—326—2

•地址线的线选法，部A

A6—425-t

分、全部地址译码连接；A5—524—A9

2-4、3-8等译码器；地址A4—623—A11

计算。A3—722-0E

6264

不821~Aio

—CE；

A1一20

Ao一1019一I/O?

I/OQ-1118—1/。6

I/0I—1217-1/05

I/O2—1316一I/04

GND一1415—I/O3

6264管脚图

外接ROM构成最小系统，见下图。（为存储器扩展）

pon0指令

数

数

锁

据

U据

存

输

输

n器

入

出^8^

EPROM

地址(E2PROM)

高8位地址、

P2口

PSENOE

例1。

2716与

8031的

连接图

图中片选信号而是始终接地有效的（未画出来）！

由图可确定2716芯片的地址范围。方法是A］。〜A。从全0开始，然

后从最低位开始依次加1,最后变为全1,相当于2U=2048个单元

地址依次选通，称为字选。即

・

P2.7〜P2,3P2.2-P2.0P0.7〜P0.0地址范

A*〜A”A10~A8A7~A0

0…00•••00…00000H（首地址）

III

001…11…107FFH（末地址）

2716占有的程序地址空间为0000H-07FFH（未用位取零时），

其它地址重叠区

注意其它控制线的连接!

例2。扩展2KB数据存储器的线路图

P3.?m)OT

P3.8懒)fE

OA8

P2,

铃1

2A9

3A10

P2,4

P2,5

P2.S

修6

7D0

D1Q1

D2Q2

DM3Q3

Q4

D5QS

D8Q6

DG7QT

丽

0I

po,1/W00

/01

po,2I

ro,3/02

pom.4/w03

-Z04

5/05

po,6w

po,7/06

ro,/07

ALE

扩展2KB数据存储器的线路固

例3。扩展

1

6264青争态2826

22^CCCE2GND

RD

RAM（线选1627

WRWE

2820

法寻址）P2.7CT,

252

P2.4

2423A12

P2.3A

2321n

P2.2A1

2224。

P2.1A9

2125

P2.0A*

3218DQ103

P0.777A7

3317DQ

P0.666A6

3414DPQ5

P0.55EAs

3513D4SQ4

P0.41A4

36D3XQ3

P0.3DA]6264

3772Q2

8031P0.2D

3841Q128KX8

P0.1D0-Q0A.

393GE

PO.OA。

11

19

18D7

D

176

D5

16

D,

15

D3

11%

D

30。

钛ALE

nE

6264的8KB地址范围不唯一（因为A14A受可为任意值），

6000H〜7FFFH是一种地址范围。当向该片6000H单元写一个

数据DATA时,可用如下指令：

MOVA,#DATA

MOVDPTA,#6000H

MOVX@DPTR,A

从7FFFH单元读一个数据时,可用如下指令：

MOVDPTR,#7FFFH

MOVXA,@DPTR

例4,线选法

27128以P2.7为片选信号，地址范围为0000—3FFFH,重叠区

为4000—7FFFH

2764地址范围为8000—9FFFH,重叠区为A000—BFFFH、

C000—DFFFH>E000—FFFFH

例5。多片存储器芯片的扩展

线选法寻址，用线选法实现片选

线选

P2.7

P2.6

P2.5

CE

P2.4~P2.0

ALE

3,

8031

P0

12764

EA

OE

.PSEN

各芯片的地址范围如下:

芯片片选字选地址范围

A]4AA12〜A。

0COOOH（首地址）

1#11.00…0

().II

0DFFFH（末地址）

1101…1

0A000H（首地址）

2#1010…0

()II

（末地址）

011…1OBFFFH

1%

6000H（首地址）

3#0110…0

1II

（末地址）

0111•••17FFFH

例6。译码器的用法

74LS138为3・8译码器

74LS139为2・4译码器

74LS138

Y%O-(0000H-01FFH)

RD一-(0200H〜03FFH)

&黑Y

WR2-(0400H〜05FFH)

Y

3-(0600H〜07FFH)

G

2BY

4・(0800H-09FFH)

cY

Au5一(OAOOH〜OBFFH)

BY

Aio一(OCOOH〜ODFFH)

A6

Y7・(OEOOH〜OFFFH)

例7。扩展16KBRAM和16KBEPROM（用译码法）

G-

BT2

AT1

Y0

c-

CZA12

A11

A10

A9A12A12ci

-t-t石

A8MlSA1I

gA10Z2

AI7&SA109

AM9ZA9S

NDI3

A0IA8

A7AI7

x>lOs

a

—l

L

An0aAnDg

D7-DOD7-DOOED7-DOOE61OE

V>

从左到右存储器芯片地址分别为:

1#程序存储器：0000H〜1FFFH,P2.7=0,P2.6=0,P2,5=0,

Y0=0

2#程序存储器：2000H-3FFFH,P2.7=0,P2.6=0,P2.5=l,

Y1=O

3#数据存储器：OOOOH〜1FFFH,P2.7=0,P2.6=0,P2,5=0,

Y0=0

4#数据存储器：4000H-5FFFH,P2.7=0,P2.6=l,P2.5=0,

Y2=0

Y3对应的寻址范围为6000H〜7FFFH,但未被使用

例8。要求用2764芯片扩展8031的片外程序存储器空间,

分配的地址范围为0000H〜3FFFH。（要求用3-8译码法设计）

本例采用完全译码方法。

（1）确定片数。

因0000H〜3FFFH的存储空间为16KB,贝

所需芯片数=实际要求的存储容量/单个芯片的存储容量

=16KB/8KB

=2（片）

(2)分配地址范围。

A15A14A13

A.…Ao地址范E

1#0000…00000H

0001•••11FFFH

2#0010…02000H

0011…]3FFFH

(3)存储器扩展连接如下图所示。

采用地址译码器扩展存储器的连接图

是意以下问题：

(1)已知芯片的地址线连接，计算其地址范围

(及地址重叠区)；

(2)连接地址线，使满足给定的地址范围；

(3)地址线连接的线选法、译码法，2-4、3-8

译码器的使用；

(4)程序存储器和数据存储器扩展的区别；

片内、片外ROM、片内、片外RAM访问时的区

别。

•二、I/O口的扩展

I/O数据传送的控制方式；

I/O接口电路；

总线隔离技术；输出锁存，输入缓冲，总线驱动

8051I/O口扩展扩展原因

•（一）简单的I/O口扩展

•1、I/O口的直接应用8051的P0〜P3口输入数据时

可缓冲，输出数据时可锁存，并有一定带负载能力，

所以可直接应用：直接接开关、继电器、LED等。

（如下页应用）

2、简单I/O口的扩展

I/O口的编址方法，51单片机为统一编址方式，把

一个端口作存储器单元对待，用指令MOVX访问。

390nx8

主要功能程序段：

LOOP：

MOVOAOH,#OFFH

MOVA,OAOH

XRLA,#OFFH

MOV90H,A

AJMPLOOP

8乃

简单I/O口的扩展可用74系列电路芯片等中规模

的集成电路实现。

简单I/O口的扩展，需要考虑：

a,并行数据输入的缓冲，

b,数据输出的锁存，

c口地址的译码

这些问题对存储器也同样存在，只是存储器芯片

本身已具有这些功能。

下图为无条件传送接口电路工作示意图。

数据总裁

地1

（来自外设）址

三手缓冲器译.

码

RD

C=A・B=A+B

数据总线

数据到外设地

址地址

<=候存器译

码

CE

I

下图为简单输入/输出口的扩展。以74LS244作扩展输

入,以74LS273作扩展输出，它们直接挂在P0口线（数据

总线）上。

输入口用三态缓冲器244构成（图a）,用以读取开

关&状态，其地址由译码器138的输出端决定；

输出口用三态锁存器273构成（图b）,以驱动发光

二极管LED,其地址由译码器138的输出端决定。

16根地址线的译码电路如图c所示。

（说明：74LS30为八输入端的与非门；138为3-8译码器，

有三个使能端和三个输入端，输入的CBA组合使对应的

输出端低电平有效）

求出输入口和输出口的地址

1LJ19

1)—

J7404

A

A

A

A

A

A

A。〜A2任意位时74LS244输入口地址为

1B18H〜1B1FH,74LS273输出口地址为

1B08H〜IBOFHo程序清单有：

START：MOVP2,#1BH

MOVRO,#18H

MOVRI,#08H

LOOP：MOVXA,@R0

MOVX@R1,A

延时程序

□MPLOOP

END

二、可编程并行I/O□的扩展

数据寄存器（数据口）、状态寄存器（状态口）、

命令寄存器（控制口）；

（一）8255A可编程并行I/O接口

8255A具有3个8位并行I/O口，称为PAD、PB

口和PC口。其中PC口又分为高4位和低4位。

通过控制字设定可以选择三种工作方式：

①基本输入/输出；

②选通输入/输出；

③PA口双向输入/输出。

1.8255A的内部结构和引脚

8255A内部结构包括三个并行数据输入/输出端口,

两个工作方式控制电路,一个读/写控制电路和8位总线

缓冲器。

PAj—140—PA，

PA—

2239一PA5

PA1—338-PA«

PAQ——437一PA7

RD—536—WR

CS-635——RESET

GND—734—Do

Al-833—Di

Ao-932-D2

数

据

PC7——1031—D&

总

线78255A3

p

缓

冲c6—1130-D,

器

器PC,一1229-D5

PC,一1328一06

PC。一1427—D7

PC1一1526-VCC

PC2—1625一PB?

RD

PC3一1724一PB6

WRPB。一1823—PB$

Ao

PB1一1922—PB4

A

iPB?一2021一PB3

RESET

(H

cs

(a)

8255A内部结构和引脚

(a)内部结构；(b)引脚

(1)端CIA、B、Co

A□:是一个8位数据输出锁存器/缓冲器和一个8位数据输入

锁存器。

B□:是一个8位数据输出锁存器/缓冲器和一个8位数据输入

缓冲器。

C□:是一个8位数据输出锁存器/缓冲器和一个8位数据输入

缓冲器。

通常，A口，B□作为数据输入/输出端口，C□作为控制/状态

信息端口。C口内部又分为两个4位端口，每个端口有一个4位

锁存器，分别与A口和B口配合使用，作为控制信号输出或状态信

息输入端口。

（2）工作方式控制。

工作方式控制电路有两个，一个是A组控制电路，A组控制

电路用来控制A口和C口的上半部分（PC7-PC4）；另一个是B

组控制电路,B组控制电路用来控制B口和C口的下半部分

（PC3〜PC。）o

这两组控制电路共有一个控制命令寄存器，用来接收中

央处理器发来的控制字。

(3)总线数据缓冲器。

总线数据缓冲器是一个三态双向8位缓冲器，作为8255与

系统总线之间的接口，用来传送数据、指令、控制命令以及外

部状态信息。

(4)读/写控制逻辑电路。

读/写控制逻辑电路接收CPU发来的控制信号有：

讪、WR>RESET>地址信号A］、A0等。

根据控制信号的要求，将端口数据读出送往CPU,或将

CPU送来的数据写入端口。

8255A接口工作状态选择表

端口地址选择操作选择

CSA,A。所选端口RDWRCPU操作功能

毒0A口i0'1读A口内容

0；1B口01读B口内容

10C口01读C口内容

:量:

i010A口1:0写入A口

（选中）

1

01B口10写入B口

10C口1；0写入C口

11控制寄存器10；写入控制字

1XX未选中X'X

控制线噌线地址线

CB%AB

…0II

RDWRDrD0CSAjAo

8255A…(a)

CD

B口z------A口

，@0I/OeI/O或

PBrPB0PC3-PC0PCrPC4PArPA0

8255A8255A

")

C口cn

BD/--------------*--------------,A口B口,----------------------------,A口

WnrrnwWTOTTHJ

控制控制厂PB。<,PA

PB7-PB0PA7-PA0r

A口控制

B组A组

8255A三种工作方式示意图

(a)方式0；(b)方式1；(c)方式2

2.工作方式选择

(1)方式o：基本输入/输出方式。

这种方式为无条件传送，不需选通信号。PA、PB和PC中任

一端口都可以通过方式控制字设定为输入或输出。此时，可把PA、

PB口定义为数据I/O口，自行安排C□用于状态信号的输入和控制

信号的输出，具有联络功能，可实现查询方式的数据传送。

(2)方式1:选通输入/输出方式。这时C口作为8255A和外设

或CPU之间传送某些状态信息及中断请求信号。适于查询和中断

方式的数据输入/输出。

此时三个口被分为两组：

A组包括A口和PC7〜PC4,A□可由编程设定为输入或输出，

PC7-PC4作为输入/输出操作的选通信号和应答信号。

B组包括B□和PC3〜PC。，B□可由编程设定为输入或输出，

PC3-PC0作为输入/输出操作的选通信号和应答信号。

剩余的口线仍可按方式。使用。

(3)方式2:双向传送方式。

只有A□有方式2,此时A□为8位双向传送数据口，C口的

高5位PC7〜PC3用来作为指定A□输入/输出的控制联络线。适于

查询和中断方式的双向数据输入/输出。

8255A的C口联络控制信号线

方式1(A口、B口)方式2(仅用于A口)

C口的位

输.入输出输入输出

PCoINTRBINTRBI/OI/O

PC]IBFBOBFBI/OI/O

PC2STBBACKBI/OI/O

PC3INTRAINTRAINTRAINTRA

PC4STBAI/OSTBAX

PC5IBFAI/OIBFAX

PC