hi3516ahi3516d硬件设计用户指南

2014-2015。保留一切权商标声、注2014-2015。保留一切权商标声、注前前言计建议等。本文档提供Hi3516A/Hi3516D芯片的硬件设计方法。i前前言计建议等。本文档提供Hi3516A/Hi3516D芯片的硬件设计方法。i前言前言章节，VI目目录前 1原理图设计建目目录前 1原理图设计建 Clocking电 复位和Watchdog电 DDR电路设 Flash原理图设 CORE电源设 DDR电源设 IO电源设 PLL电源设 USB接 MAC接 SPI和I2C接 SD卡设 1.4未使用管脚处 PCB设计建 小系统PCB设计建 目 目 DDR信号设 USB接口设 整机ESD设计建 3.1背 整机ESD设计建 3 插图目图1-1晶体振荡电 插图目图1-1晶体振荡电 图1-3外部复位和Watchdog典型设计电 图1-5Hi3516A对接单颗16bit数据位宽DDR3/3LSDRAM的拓扑结构 图1-6Hi3516A对接两颗16bit数据位宽DDR3/3LSDRAM的拓扑结构 图1-7Hi3516A差分时钟DDR_CLK_N、DDR_CLK_P一驱一应 图1-8地址和命令信号一驱一应 图1-9地址和命令信号一驱二应 图1-11电源上电顺序 图1-12电源下电顺序 图1-16“5线模式”I2S主模式连接方 图1-17“5线模式”I2S从模式连接方 图1-18芯片ADC接口内置ESD保护电路示意 图1-19使用ADC接口检测电池的推荐电 图2-2Hi3516A对应的core电源管 v表格目表1-1JTAG接口信 表格目表1-1JTAG接口信 表1-2TEST_MODE模式说 单片SPIFlash匹配设计推 单片NANDFlash匹配设计推 表2-1Hi3516A芯片内DDR信号长 1原理图设计建1原理图设计建Clocking推荐晶振连接方式及器件参数如1-1所示。1参数如图1-2所示。2参数如图1-2所示。2T4管脚复用为WDG_RSTN功能。POR_SEL为低电平时，选择内部复位，主芯片上电后由内部POR（Poweron130mT4管脚复用为WDG_RSTN功能。POR_SEL为低电平时，选择内部复位，主芯片上电后由内部POR（Poweron130ms效；当选择内部复位时，RSTN管脚可悬空处理。系统相关的外设（例如：存放boot的flash器件。POR_SEL为高电平时，选择外部复位，此时RSTN管脚为复位信号输入管平复位信号后，才恢复为高电平。禁止将WDG_RSTN/SYS_RSTN_OUT管脚和RSTN管脚直连。1.1.3JTAGJTAG接口信号描述如表1-1所示3表1-1JTAG2所示。表1-1JTAG2所示。上的JTAG_EN引脚上拉，阻值4.7kΩ。401JTAG工作模式。硬件配置信号描述如下表1-3所示。表1-35IJTAGdebug选择。0：DisableJTAG；1：EnableJTAG。I0：SPI1：NANDFLASHI0：SPINORJTAG工作模式。硬件配置信号描述如下表1-3所示。表1-35IJTAGdebug选择。0：DisableJTAG；1：EnableJTAG。I0：SPI1：NANDFLASHI0：SPINOR1：SPINANDFLASHISPINORFLASHDDR接口DDR接口DDR拓扑结6ISPINANDFLASHECC0001：8bitsECC10：保留；11：24bitsECC。ISPINANDFLASHPageSize。0：2KBpagesize；1：4KBpagesizeIIBOOTROM启动使1：由BOOTROMI7匹配方负载端时钟信号的N/P1100Ω±1%电阻进行跨接，如1-7所示。地址信号和命令Hi3516ADDR应用串联33Ω串阻，如图1-8所示。匹配方负载端时钟信号的N/P1100Ω±1%电阻进行跨接，如1-7所示。地址信号和命令Hi3516ADDR应用串联33Ω串阻，如图1-8所示。T点各串联133Ω电阻，如1-9所示。GHi3516A8L_PKG GGHi3516AG数据掩接口GGHi3516AG数据掩接口flashCS管脚连接至SPIFLASHSFC_CS1N管脚上。NANDFLASH启动，那么主芯片的复位信号释放之后，主芯片默认从NF_CSN0管脚（引脚号L1）控制的flash中读取boot。这种情况下，请将存放bootflashCS管脚连接至NANDFLASHNF_CSN0管脚上。Hi3516ANANDFLASHNANDFLASH可自动适配，无需信号处SPIFlash9NANDFlashNANDFlash8bitSLCMLCNANDFlash器件。外接单片NANDFlash时，匹配设计推荐如NANDFlashNANDFlash8bitSLCMLCNANDFlash器件。外接单片NANDFlash时，匹配设计推荐如1-5所示。1.2指南》2.7节电性能参数。1.2.1COREHi3516A的CORE供电能力不2A。建议设计实现SVB功能，具体参考HI3516ADMEB最新原理能力不少于1A。在单板设计时，建议保留SVB调压功能，具体参考HI3516ADMEB最新原理图。能力不少于1A。在单板设计时，建议保留SVB调压功能，具体参考HI3516ADMEB最新原理图。值为4.7kΩ；SFC_HOLD和SFC_CSN需要上拉，上拉电阻阻值为4.7kΩ。1ASVB调压功能，具体参考HI3516ADMEB最新原理图。1ASVB调压功能，具体参考HI3516ADMEB最新原理图。Hi3516ACore电源设计解决方案请参考最新发布包《Hi3516A/Hi3516Dcore电源合并方案和功耗收益》以及《Hi3516A/Hi3516D电源功耗、PCB板层设计以及小型化设计说明》文1.2.2DDRHi3516ADDRCDDR3DDR3L，电源需要1.5V/1.35VVref需要脚（管脚名VDDIO_DDR和VDDIO_CK_DDR）供电。VDD_DDRPLL每个电源管脚和参考电源管脚旁边放1个0.1uF的去耦电容。Hi3516A主芯片的Vref电源集成到内部，外部无需做相应的设计1.2.3IODVDD33DVDDIO_RGMIIDVDD3318_ENORMIPI/LVDS接口电源（VD1.2.3IODVDD33DVDDIO_RGMIIDVDD3318_ENORMIPI/LVDS接口电源（VDD18_MIPI3.3V1.8V电源DVDD3318_VI1.2.4PLLAVDD11_PLL：连接1.1V电源Hi3516ADMEBAVDD11_PLL：连接1.1V电源Hi3516ADMEB板原理1.2.5 上电 其中，0＜T1≤100ms，T2＞0，T3＞0四路core电源中，VDD_MEDIA、VDD_CPU、VDD_DDR10ms后，VDD再上1.2.6USB1.3.2MACMACHi3516ARGMII模式下的信号Hi3516ARGMII模式下的信号RTL8201F的TXERTXCK，TXD0～TXD3和RXCK，RXD0～RXD333Ω电RTL8201F的TXERTXCK，TXD0～TXD3和RXCK，RXD0～RXD333Ω电1.3.3VDAC_CVBS管脚在设计上需要外接75Ω精度为1%电阻到地外置参考电阻VDAC_IREF需要对接一个1KΩ精度为1%的电阻到地Hi3516A支持CVBS自动检测功能，在不连接CVBS显示器时，芯片自动关闭VDAC模块，达到降低功耗的目的。如果产品应用中需要使用此功能，在硬件上荐使用Videobuffer。Hi3516A支持CVBS自动检测功能，在不连接CVBS显示器时，芯片自动关闭VDAC模块，达到降低功耗的目的。如果产品应用中需要使用此功能，在硬件上荐使用Videobuffer。_R滤波电容不低于10uF。AC_LINELAC_LINER均可作LineMIC的输入通道。如果输入设备为入设备（例如：PC），则无需偏置。AudioDAC满幅输出幅度0.875Vrms。−MICSpeaker−MICMIC，Speaker最好封−Speaker音腔开孔大小保证一定的面积比例即可，15%以上。一般来说音腔大，−MIC0.8～1.2mmMIC设计音腔，即保−MICSpeaker在机器内部漏音或者机器本身I2S1-17分别表示了“5线模式”I2SVIVI据。接口频率可达148.5MHz。MIPI/LVDS接口−4MIPI0MIPI1。目不大于4对那么这个差分时钟和数据信号必须接到MIPI0。14bit的sensor，RawdataHi3516AVI−−−12bit的sensor，RawdataHi3516AVI−12bit的sensor，RawdataHi3516AVI1.3.4SPII2CSPI1用于外设器件对接，接口电平只支持3.3V。3.3V1.3.5SDDETECTCWPR必须使用4.7kΩ电阻上拉至3.3V电源1.3.6复用为GPIO信号。作时间。使用ADC接口检测电池的方案推荐采用1-19电路结构，R1取值需大于1.3.7RTC在固定分频模式，计时精度主要取决于外置晶体，请综合考虑晶体频率误置高精度集成RTC。.91.3.7RTC在固定分频模式，计时精度主要取决于外置晶体，请综合考虑晶体频率误置高精度集成RTC。.91.3.10AVDD_EFUSE管脚1.4将JTAG_TCK、JTAG_TMS、JTAG_TRSTN、JTAG_TDO1.4将JTAG_TCK、JTAG_TMS、JTAG_TRSTN、JTAG_TDO、JTAG_TDI配置为DVDD3318_VI。该模块不使用时，电源管脚需要供电，电源电压3.3V或者接3.3V电源，不能悬空；AVDD_BAT管脚可悬空处理。AVDD33_USB、AVDD33_AC和AVDD33_VDAC。USB、AudioCodec和块进入POWERDOWN模式。DVDD18_SDIO。不使用SDXC卡的时候，这个管脚可以悬空2PCB设计建2PCB设计建Core电Core电源的滤波电容类型、数量和布局建议6-8层板建议完全Hi3516ADMEB考Hi3516ADMEB原理图，如图2-1所示。VDD_MEDIA电源通道必须VDD_MEDIA电源通道必须满足至少2A的过电流能力、VDD、VDD_CPU图2-2是Hi3516A对应的core电源管脚，其去耦电容布局需要特别注意以下几点:PinN8、M8、L8就近至少需放置12.2uF1100nF电容。PinJ8、H8就近至少需放置12.2uF1100nF电容。PinH13、H1412.2uF1100nFPinR13、R14就近至少需放置12.2uF1100nF电容。PinR10、R1112.2uF1100nF电容。PinK14就近至少需放置1100nF电容。DDR电DDR3/3L颗粒1.5V/1.35V电源管脚与Hi3516A 个电源网络，每个电源管脚旁边尽可能就近摆放去耦电容。Hi3516ADDR电源至少有一个10μF的对地滤波电容。PCBVREF加包地屏蔽处理。DDR3/3L1.5V/1.35V电源管IO电PCBVREF加包地屏蔽处理。DDR3/3L1.5V/1.35V电源管IO电100nF去耦电容，并紧靠供电管脚摆放，两个及以上管脚一组时至少靠近管脚就近放置一个2.2uF去耦电容。2.1.22.1.3DDR信号长度信号长度信号长度信号长度信号长度CLK0CLK1信号最大走线长CLK0CLK1信号最大走线长度控制在2000mil以内CLK1CLK0时钟走线长度为参照进行走线，走线长度偏差控制在±200mil以CLK差分对需约束为差分信号进行走线，差分对内部走线的长度偏差控制5mil5mil数据DQ[31:0]信号的最大走线长度控制在1000mil制在3000mil以内。信号长度MDI+_0、MDI-_0、MDI+_1、MDI-_1、MDI+_2、MDI-_2、MDI+_3、MDI-_3USBUSBPCB设计建差控制在±5mil以内。差分数据线控制90Ω±10%的均匀差分阻抗此外，还应远离低速非周期信号，保证至少20mil的距离。REXT电阻应该尽可能靠近Hi3516A侧USB功能单元供电电源设计建3.3V3.3VAVDD33_USB和AVSS_USB管脚。模拟3.3V3.3VAVDD33_USB和AVSS_USB管脚。模拟音频接口走线设计口端阻容设计详细请参考Hi3516APERB板最新版本原理图。在使MIC输入时，为获得较好的音频质量，建议芯片端在AC_MICBIAS输出管Hi3516ADMEB板最新版本原理图。DAC接模拟视频滤波电路尽量靠近Hi3516A放置。放置，靠近AVDD33_VDAC管脚。VI接数据线与时钟线走线长度偏差控制在±300milVI接数据线与时钟线走线长度偏差控制在±300milMIPICK0CK1的长度偏差控制在±500milMIPI0的数据线和CK0的长度偏差控制在±300mil以内。VO接Hi3516A共有1个BT.1120VO接口，其走线设计要求如下数据线与时钟线走线长度偏差控制在±300mil3整机ESD 3ESD设计建3.1需要非常重视整机的3整机ESD 3ESD设计建3.1需要非常重视整机的ESD设计。Hi3516A芯片本身的ESDJEDEC标准，通过2000V测试，符合行业标本文针对整机ESD设计风险，提供