集成与新型器件

集成与新型器件1半导体集成电路概述集成电路（IntegratedCircuit，IC）芯片（Chip,Die）硅片（Wafer）集成电路的成品率：Y=硅片上好的芯片数硅片上总的芯片数100%成品率的检测，决定工艺的稳定性，成品率对集成电路厂家很重要第2页,共105页，2024年2月25日，星期天集成电路发展的原动力：不断提高的性能/价格比集成电路发展的特点：性能提高、价格降低集成电路的性能指标：集成度速度、功耗特征尺寸可靠性主要途径：缩小器件的特征尺寸增大硅片面积功耗延迟积第3页,共105页，2024年2月25日，星期天集成电路的关键技术：光刻技术(DUV)缩小尺寸：0.25~0.18mm增大硅片：8英寸~12英寸亚0.1mm：一系列的挑战，亚50nm：关键问题尚未解决新的光刻技术：EUVSCAPEL(BellLab.的E-Beam)X-ray第4页,共105页，2024年2月25日，星期天集成电路的制造过程：

设计工艺加工测试封装定义电路的输入输出（电路指标、性能）原理电路设计电路模拟(SPICE)布局(Layout)考虑寄生因素后的再模拟原型电路制备测试、评测产品工艺问题定义问题不符合不符合第5页,共105页，2024年2月25日，星期天集成电路产业的发展趋势：独立的设计公司（DesignHouse）独立的制造厂家（标准的Foundary）集成电路类型：数字集成电路、模拟集成电路数字集成电路基本单元：开关管、反相器、组合逻辑门模拟集成电路基本单元：放大器、电流源、电流镜、转换器等第6页,共105页，2024年2月25日，星期天微电子集成器件第7页,共105页，2024年2月25日，星期天一分立器件1)PN结1.PN结的结构IC中的PN结PN结第8页,共105页，2024年2月25日，星期天PN结最显著的特点是具有整流特性，它只允许电流沿一个方向流动，不允许反向流动。2.PN结的单向导电性能P区为正、N区为负时，PN结为正向偏置P区为负、N区为正时，PN结为反向偏置第9页,共105页，2024年2月25日，星期天8PN结特性总结单向导电性：正向偏置反向偏置正向导通，注入效应，少数载流子扩散电流反向截止，抽取效应，少数载流子扩散电流正向导通电压Vbi~0.7V(Si)反向击穿电压Vrb在集成电路中，PN结不仅作为有元器件使用（整流、稳压等），也可以作为元件之间的电绝缘（称为PN结隔离）。PN结应用第10页,共105页，2024年2月25日，星期天2)双极晶体管正偏Vbe>0Vbc<0反偏Vbe<0Vbc<0饱和Vbe>0Vbc>0第11页,共105页，2024年2月25日，星期天引言双极型半导体三极管（亦称为晶体管）一般有三个电极（即三个引出脚），按工作性质亦分为高、低频晶体三极管；大功率、中功率和小功率晶体三极管；用作信号放大用的三极管和用做开关的三极管。按材料分有锗半导体三极管和硅半导体三极管，由于硅三极管工作稳定性较好，所以现在大部分三极管都是用硅材料做的。下面是一些三极管的外型。大功率低频三极管中功率低频三极管小功率高频三极管返回第12页,共105页，2024年2月25日，星期天

3)MOS晶体管第13页,共105页，2024年2月25日，星期天(Metal-Oxide-SemiconductorFieldEffectTransnsator)场效应晶体管（FET）结型场效应晶体管（JFET）金属－半导体场效应晶体管（MESFET）MOS场效应晶体管（MOSFET）MOS场效应晶体管第14页,共105页，2024年2月25日，星期天场效应通过加在半导体表面上的垂直电场来调制半导体的电导率的现象。第15页,共105页，2024年2月25日，星期天MOSFET结构MOSFET:MOSfield-effecttransistor也叫：绝缘栅场效应晶体管（InsulatedGate,IGFET）金属-绝缘体-半导体场效应晶体管(MISFET)电压控制电流—>场效应晶体管第16页,共105页，2024年2月25日，星期天二,晶体管组成逻辑电路双极型集成电路（bipolarintegratedcircuit）：以通常的NPN或PNP型双极型晶体管为基础的单片集成电路。它是1958年世界上最早制成的集成电路。双极型集成电路主要以硅材料为衬底，在平面工艺基础上采用埋层工艺和隔离技术，以双极型晶体管为基础元件。按功能可分为数字集成电路和模拟集成电路两类。在数字集成电路的发展过程中，曾出现了多种不同类型的电路形式，典型的双极型数字集成电路主要有晶体管-晶体管逻辑电路(TTL)，发射极耦合逻辑电路(ECL)，集成注入逻辑电路(I2L)。TTL电路形式发展较早，工艺比较成熟。ECL电路速度快，但功耗大。I2L电路速度较慢，但集成密度高。第17页,共105页，2024年2月25日，星期天同金属-氧化物-半导体集成电路相比，双极型集成电路速度快，广泛地应用于模拟集成电路和数字集成电路。在半导体内，多数载流子和少数载流子两种极性的载流子（空穴和电子）都参与有源元件的导电，如通常的NPN或PNP双极型晶体管。以这类晶体管为基础的单片集成电路，称为双极型集成电路。双极型集成电路是最早制成集成化的电路，出现于1958年。双极型集成电路主要以硅材料为衬底，在平面工艺基础上采用埋层工艺和隔离技术，以双极型晶体管为基础元件。它包括数字集成电路和线性集成电路两类。第18页,共105页，2024年2月25日，星期天1)双极数字集成电路基本单元：逻辑门电路双极逻辑门电路类型：电阻-晶体管逻辑(RTL)二极管-晶体管逻辑(DTL)晶体管-晶体管逻辑(TTL)集成注入逻辑(I2L)发射极耦合逻辑(ECL)第19页,共105页，2024年2月25日，星期天

图1RTL电路基本结构图第20页,共105页，2024年2月25日，星期天图2.4集电结各种偏置情况下少子分布示意图（a）集电结反偏；（b）集电结零偏；（c）集电结正偏第21页,共105页，2024年2月25日，星期天由晶体管和串接在晶体管基极上的电阻组成以实现“或非”逻辑操作的单元门电路，简称RTL电路。RTL电路的每一个逻辑输入端各有一个晶体管，每一输入级晶体管基极串接一个等值电阻，全部晶体管共发射极并联接地，集电极直接耦合，有一个公共负载电阻为输出端，实现“或非”逻辑操作。

RTL电路结构简单，元件少。RTL电路的严重缺点是基极回路有电阻存在，从而限制了电路的开关速度，抗干扰性能也差,使用时负载又不能过多。RTL电路是一种饱和型电路，只适用于低速线路，实际上已被淘汰。为了改善RTL逻辑电路的开关速度,在基极电阻上再并接一个电容，就构成了电阻-电容-晶体管逻辑电路（RCTL）。有了电容，不仅可以加快开关速度，而且还可以加大基极电阻，从而减小电路功耗。但是，大数值电阻和电容在集成电路制造工艺上要占去较大的芯片面积，而且取得同样容差值的设计也比较困难。因此，RCTL电路实际上也没有得到发展

第22页,共105页，2024年2月25日，星期天图2DTL电路基本结构图第23页,共105页，2024年2月25日，星期天

DTL电路是继RTL电路之后为提高逻辑电路抗干扰能力而提出来的。DTL电路在线路上采用了电平位移二极管,抗干扰能力可用电平位移二极管的个数来调节。常用的DTL电路的电平位移二极管，是用两个硅二极管串接而成，其抗干扰能力可提高到1.4伏左右（见二极管-晶体管逻辑电路）。第24页,共105页，2024年2月25日，星期天第25页,共105页，2024年2月25日，星期天TTL逻辑电路是在DTL逻辑电路基础上演变而来，于1962年研制成功。为了提高开关速度和降低电路功耗,TTL电路在线路结构上经历了三代电路形式的改进(见晶体管-晶体管逻辑电路)在TTL电路上制备肖特基势垒二极管,把它并接在原有晶体管的基极和集电极上，使晶体管开关时间缩短到1纳秒左右；带肖特基势垒二极管箝位的TTL门电路的平均传输延迟时间达2～4纳秒。肖特基势垒二极管-晶体管-晶体管逻辑电路(STTL)属于第三代TTL电路。它在线路上采用了肖特基势垒二极管箝位方法，使晶体管处于临界饱和状态，从而消除和避免了载流子存储效应。与此同时,在TTL电路与非门输出级倒相器的基极引入晶体管分流器，可以改善与非门特性。三极管带有肖特基势垒二极管，可避免进入饱和区，具有高速性能；输出管加上分流器，可保持输出级倒相的抗饱和程度。这类双极型集成电路，已不再属于饱和型集成电路，而属于另一类开关速度快得多的抗饱和型第26页,共105页，2024年2月25日，星期天晶体管处于饱和区（开态）的主要特点是发射结正偏，集电极也是正偏（或零偏），集电极电流接近饱和值，基本上不随输入电流变化。称为集电极回路饱和电流。饱和态的集电极与发射极之间的压降很小，记为，它称为晶体管的饱和压降Vces=0.3V第27页,共105页，2024年2月25日，星期天图2.4集电结各种偏置情况下少子分布示意图（a）集电结反偏；（b）集电结零偏；（c）集电结正偏第28页,共105页，2024年2月25日，星期天第29页,共105页，2024年2月25日，星期天肖特基(Schottky)型TTL：将晶体管全部改为采用肖特基晶体管的TTL(图2.8)。肖特基晶体管是一种在集-射极间加有肖特基二极管的晶体管，肖特基二极管的切入电压约0.3V，晶体管的约0.7V，而晶体管之饱和电压，故晶体管之下降至0.4V时，被肖特基二极管分流不再进入晶体管基极，因此肖特基晶体管不会进入饱和区，所以交换速率较快。第30页,共105页，2024年2月25日，星期天第31页,共105页，2024年2月25日，星期天上图中的Q3与Q2,Q1或构成差动放大器，若Q2、Q1之输入逻辑电位为[0]，则Q2、Q1截止，使得C2电压为0V，此时共射极电流Ie全部流经Q3，300Ω的电压降为0.845V，C3电压为0-0.845V=-0.845V。反之，当Q2或Q1之输入逻辑电位有一者为[1]，则共射极电流Ie全部转移至或输入为[1]的那一个，因此C2电压转为-0.845V，C3电压转为0V，-0.845V与0V经射极随耦电路(Q4、Q5)输出后约为-1.5V及-0.7V，即为ECL的VOL及VOH。

ECL工作时，从Q1、Q2、Q3的最小电压为Vc-Ve=-0.845-(-1.875)=1.03V

可以得知电路内的晶体管并不会进入饱和区(Vce=0.2)，所以这是一种非饱和逻辑，交换速率可很快，传递延迟仅2ns，但噪声免疫力只有175mV左右，功耗大，逻辑摆幅小。第32页,共105页，2024年2月25日，星期天三CMOS集成电路第33页,共105页，2024年2月25日，星期天MOS集成电路数字集成电路、模拟集成电路MOS数字集成电路基本电路单元：CMOS开关CMOS反相器INOUTCMOS开关WW第34页,共105页，2024年2月25日，星期天在一般情况下，Vg-Vt>0．若加大Vi,但使Vi<Vg-Vt，则在MOS开关输入端形成沟道，处于开启状态,MOSFET导通，于是负载电容被充电到Vo=Vi．这时MOSFET工作在非饱和区．当Vi≥Vg-Vt时，MOS开关输入端的沟道被夹断，若输出电压Vo低于Vg-Vt，则MOS开关输出端仍存在沟道，负载电容被继续充电．当输出电压Vo上升到Vg-Vt时，MOS开关输出端的沟道也被夹断，MOSFET截止．因此V0最高只能达到Vg-Vt，如图3．14(b)所示．

第35页,共105页，2024年2月25日，星期天第36页,共105页，2024年2月25日，星期天第37页,共105页，2024年2月25日，星期天VDDINOUTCMOS反相器VDDYA1A2与非门：Y=A1A2第38页,共105页，2024年2月25日，星期天第39页,共105页，2024年2月25日，星期天第40页,共105页，2024年2月25日，星期天3.4影响集成电路性能的因素和发展趋势有源器件无源器件隔离区互连线钝化保护层寄生效应：电容、有源器件、电阻、电感第41页,共105页，2024年2月25日，星期天3.4影响集成电路性能的因素和发展趋势器件的门延迟：迁移率沟道长度电路的互连延迟：线电阻（线尺寸、电阻率）线电容（介电常数、面积）途径：提高迁移率，如GeSi材料减小沟道长度互连的类别：芯片内互连、芯片间互连长线互连(Global)中等线互连短线互连(Local)第42页,共105页，2024年2月25日，星期天门延迟时间与沟到长度的关系第43页,共105页，2024年2月25日，星期天第44页,共105页，2024年2月25日，星期天减小互连的途径：增加互连层数增大互连线截面Cu互连、LowK介质多芯片模块（MCM）系统芯片（Systemonachip）减小特征尺寸、提高集成度、Cu互连、系统优化设计、SOC第45页,共105页，2024年2月25日，星期天集成电路芯片中金属互连线所占的面积与电路规模的关系曲线

第46页,共105页，2024年2月25日，星期天互连线宽与互连线延迟的关系第47页,共105页，2024年2月25日，星期天互连技术与器件特征尺寸的缩小（资料来源：SolidstateTechnologyOct.,1998）第48页,共105页，2024年2月25日，星期天集成电路中的材料第49页,共105页，2024年2月25日，星期天第50页,共105页，2024年2月25日，星期天第51页,共105页，2024年2月25日，星期天四，几种新型的微电子器件第52页,共105页，2024年2月25日，星期天主要内容薄膜晶体管TFT光电器件电荷耦合器件闪存电子书第53页,共105页，2024年2月25日，星期天薄膜晶体管薄膜晶体管(ThinFilmTransistor，TFT)通常是指利用半导体薄膜材料制成的绝缘栅场效应晶体管非晶硅薄膜晶体管(a-SiTFT)多晶硅薄膜晶体管(poly-SiTFT)碳化硅薄膜晶体管(SiCTFT)第54页,共105页，2024年2月25日，星期天TFT的结构立体结构型平面结构型第55页,共105页，2024年2月25日，星期天TFT的应用领域大面积平板显示──有源矩阵液晶显示(ActiveMatrixLiquidCrystalDisplay,缩写为AMLCD)电可擦除只读存储器(ROM)静态随机存储器(SRAM)线阵或面阵型图像传感器驱动电路第56页,共105页，2024年2月25日，星期天液晶显示器驱动电压和功耗低、体积小、重量轻、无X射线辐射等一系列优点为了降低串扰，提高扫描线数，在每个像素上配置一个开关器件，形成有源矩阵液晶显示，消除了像素间的交叉串扰第57页,共105页，2024年2月25日，星期天TFT有源矩阵的结构第58页,共105页，2024年2月25日，星期天1)我们很早就知道物质有固态、液态、气态三种型态。液体分子质心的排列虽然不具有任何规律性，但是如果这些分子是长形的(或扁形的)，它们的分子指向就可能有规律性。于是我们就可将液态又细分为许多型态。分子方向没有规律性的液体我们直接称为液体，而分子具有方向性的液体则称之为“液态晶体”，又简称“液晶”。液晶产品其实对我们来说并不陌生，我们常见到的手机、计算器都是属于液晶产品。液晶是在1888年，由奥地利植物学家Reinitzer发现的，是一种介于固体与液体之间，具有规则性分子排列的有机化合物。一般最常用的液晶型态为向列型液晶，分子形状为细长棒形，长宽约1nm～10nm，在不同电流电场作用下，液晶分子会做规则旋转90度排列，产生透光度的差别，如此在电源ON/OFF下产生明暗的区别，依此原理控制每个像素，便可构成所需图像。

第59页,共105页，2024年2月25日，星期天2).被动矩阵式LCD工作原理

TN-LCD、STN-LCD和DSTN-LCD之间的显示原理基本相同，不同之处是液晶分子的扭曲角度有些差别。下面以典型的TN-LCD为例，向大家介绍其结构及工作原理。

在厚度不到1厘米的TN-LCD液晶显示屏面板中，通常是由两片大玻璃基板，内夹着彩色滤光片、配向膜等制成的夹板外面再包裹着两片偏光板，它们可决定光通量的最大值与颜色的产生。彩色滤光片是由红、绿、蓝三种颜色构成的滤片，有规律地制作在一块大玻璃基板上。每一个像素是由三种颜色的单元(或称为子像素)所组成。假如有一块面板的分辨率为1280×1024，则它实际拥有3840×1024个晶体管及子像素。每个子像素的左上角(灰色矩形)为不透光的薄膜晶体管，彩色滤光片能产生RGB三原色。每个夹层第60页,共105页，2024年2月25日，星期天第61页,共105页，2024年2月25日，星期天都包含电极和配向膜上形成的沟槽，上下夹层中填充了多层液晶分子(液晶空间不到5×10-6m)。在同一层内，液晶分子的位置虽不规则，但长轴取向都是平行于偏光板的。另一方面，在不同层之间，液晶分子的长轴沿偏光板平行平面连续扭转90度。其中，邻接偏光板的两层液晶分子长轴的取向，与所邻接的偏光板的偏振光方向一致。在接近上部夹层的液晶分子按照上部沟槽的方向来排列，而下部夹层的液晶分子按照下部沟槽的方向排列。最后再封装成一个液晶盒，并与驱动IC、控制IC与印刷电路板相连接。

在正常情况下光线从上向下照射时，通常只有一个角度的光线能够穿透下来，通过上偏光板导入上部夹层的沟槽中，再通过液晶分子扭转排列的通路从下偏光板穿出，形成一个完整的光线穿透途径。而液晶显示器的夹层贴附了两块偏光板，这两块偏光板的排列和第62页,共105页，2024年2月25日，星期天透光角度与上下夹层的沟槽排列相同。当液晶层施加某一电压时，由于受到外界电压的影响，液晶会改变它的初始状态，不再按照正常的方式排列，而变成竖立的状态。因此经过液晶的光会被第二层偏光板吸收而整个结构呈现不透光的状态，结果在显示屏上出现黑色。当液晶层不施任何电压时，液晶是在它的初始状态，会把入射光的方向扭转90度，因此让背光源的入射光能够通过整个结构，结果在显示屏上出现白色。为了达到在面板上的每一个独立像素都能产生你想要的色彩，多个冷阴极灯管必须被使用来当作显示器的背光源。

第63页,共105页，2024年2月25日，星期天第64页,共105页，2024年2月25日，星期天3)主动矩阵式LCD工作原理

TFT-LCD液晶显示器的结构与TN-LCD液晶显示器基本相同，只不过将TN-LCD上夹层的电极改为FET晶体管，而下夹层改为共通电极。

TFT-LCD液晶显示器的工作原理与TN-LCD却有许多不同之处。TFT-LCD液晶显示器的显像原理是采用“背透式”照射方式。当光源照射时，先通过下偏光板向上透出，借助液晶分子来传导光线。由于上下夹层的电极改成FET电极和共通电极，在FET电极导通时，液晶分子的排列状态同样会发生改变，也通过遮光和透光来达到显示的目的。但不同的是，由于FET晶体管具有电容效应，能够保持电位状态，先前透光的液晶分子会一直保持这种状态，直到FET电极下一次再加电改变其排列方式为止。

第65页,共105页，2024年2月25日，星期天光电子器件光电子器件：光子担任主要角色的电子器件发光器件：将电能转换为光能发光二极管(LightEmittingDiode，缩写为LED)半导体激光器太阳能电池：将光能转换为电能光电探测器：利用电子学方法检测光信号的第66页,共105页，2024年2月25日，星期天辐射跃迁和光吸收：在固体中，光子和电子之间的相互作用有三种基本过程：吸收、自发发射和受激发射两个能级之间的三种基本跃迁过程(a)吸收(b)自发发射(c)受激发射第67页,共105页，2024年2月25日，星期天第68页,共105页，2024年2月25日，星期天发光器件发光二极管：靠注入载流子自发复合而引起的自发辐射；非相干光半导体激光器则是在外界诱发的作用下促使注入载流子复合而引起的受激辐射；相干光，具有单色性好、方向性强、亮度高等特点第69页,共105页，2024年2月25日，星期天半导体电致发光有着悠久的历史1907年观察到电流通过硅检波器时发黄光现象1923年在碳化硅检波器中观察到类似的现象1955年观察到III-V族化合物中的辐射1961年观察到磷化镓pn结的发光60年代初期GaAs晶体制备技术的显著发展1962年制成GaAs发光二极管和GaAs半导体激光器异质结的发展对结型发光器件性能的提高也起了很大的推进作用第70页,共105页，2024年2月25日，星期天第71页,共105页，2024年2月25日，星期天第72页,共105页，2024年2月25日，星期天第73页,共105页，2024年2月25日，星期天第74页,共105页，2024年2月25日，星期天第75页,共105页，2024年2月25日，星期天p—n结注入发光p—n结处于平衡时，存在一定的势垒其能带图如图l0—29(a)。如加一正向偏压，势垒便降低，势垒区内建电场也相应减弱。这样继续发生载流子的扩散，即电子由n区注人p区，同时空穴由p区注人n区，如图l0一29(b)。这些进入p区的电子和进人n区的空穴都是非平衡少数载流子。存实际应用的p—n结中，扩散长度远远大于势垒宽度。因此电子和空穴通过势垒区时因复合而消失的概率很小，继续向扩散区扩散。因而在正向偏压下，p—n结势垒区和扩散区注入了少数载流子。这些非平衡少数载流了不断与多数载流子复合而发光(辐射复合)。这就是p—n结注入发光的基本原理。常用的GaAs发光二极管就是利用GaAsp—n结制得的；GaP发光二极管也是利用p—n结加正向偏压，形成非平衡载流子。

第76页,共105页，2024年2月25日，星期天半导体发射激光，即要实现受激发射，必须满足下面三个条件：通过施加偏压等方法将电子从能量较低的价带激发到能量较高的导带，产生足够多的电子空穴对，导致粒子数分布发生反转形成光谐振腔，使受激辐射光子增生，产生受激振荡，导致产生的激光沿谐振腔方向发射满足一定的阈值条件，使电子增益大于电子损耗，即激光器的电流密度必须大于产生受激发射的电流密度阈值第77页,共105页，2024年2月25日，星期天第78页,共105页，2024年2月25日，星期天第79页,共105页，2024年2月25日，星期天光电探测器光电探测器：对各种光辐射进行接收和探测的器件热探测器光子探测器第80页,共105页，2024年2月25日，星期天热探测器：利用探测元吸收入射光(通常是红外光)产生热量，引起温度上升，然后再借助各种物理效应把温度的变化转变成电学参量热探测器进行光电转换的过程：探测器吸收光辐射引起温度上升利用探测器的某些温度效应把温升转换成电学参量第81页,共105页，2024年2月25日，星期天光子探测器：利用入射光子与半导体中处于束缚态的电子(或空穴)相互作用，将它们激发为自由态，引起半导体的电阻降低或者产生电动势光子探测器的三个基本过程：光子入射到半导体中并产生载流子载流子在半导体中输运并被某种电流增益机构倍增产生的电流与外电路相互作用，形成输出信号，从而完成对光子的探测第82页,共105页，2024年2月25日，星期天光敏电阻：光敏电阻通常由一块状或薄膜状半导体及其两边的欧姆接触构成第83页,共105页，2024年2月25日，星期天光电二极管：光电二极管实际上就是一个工作在反向偏置条件下的pn结，p-i-n光电二极管是最常用的光电探测器件第84页,共105页，2024年2月25日，星期天雪崩光电二极管：雪崩光电二极管是借助强电场作用产生载流子倍增效应(即雪崩倍增效应)的一种高速光电器件第85页,共105页，2024年2月25日，星期天太阳能电池吸收光辐射而产生电动势，它是半导体太阳能电池实现光电转换的理论基础产生光生伏特效应的两个基本条件：半导体材料对一定波长的入射光有足够大的光吸收系数，即要求入射光子的能量h

大于或等于半导体的禁带宽度Eg具有光生伏特结构，即有一个内建电场所对应的势垒区第86页,共105页，2024年2月25日，星期天第87页,共105页，2024年2月25日，星期天影响太阳能电池转换效率的主要因素有：表面太阳光的反射、pn结漏电流和寄生串联电阻等第88页,共105页，2024年2月25日，星期天CCD器件电荷耦合器件(ChargeCoupledDevice，简称CCD)：70年代初由美国贝尔实验室研制成功的一种新型半导体器件CCD器件不同于其他器件的突出特点：以电荷作为信号，即信息用电荷量(称为电荷包)代表，而其他器件则都是以电压或电流作为信号的第89页,共105页，2024年2月25日，星期天第90页,共105页，2024年2月25日，星期天以p型半导体为例，如在金属与半导体间加一脉冲阶跃或高频正弦波形成的正电压时，由于空间电荷层内的少数载流子的产生速率赶不上电压的变化，反型层来不及建立，只有靠耗尽层延伸向半导体内深处而产生大量受主负电荷以满足电中性条件。因此，这种情况时耗尽层的宽度很大，可远大于强反型时的最大耗尽层宽度，且其宽度随电压VG幅度的增大而增大，这种状态称为深耗尽状态。第91页,共105页，2024年2月25日，星期天第92页,共105页，2024年2月25日，星期天深耗尽是指加在二极管上的电压（栅压）VG超过发生强反型的阈值VT时并没有反型层（电子层）形成的半导体表面状态。以下以P型硅衬底上的MOS二极管为例。由于反型层（电子层）夹在其上的栅氧化层和其下的耗尽层之间，电子只能来自耗尽层内的热产生过程，所以当Vg>Vt时，必须经历一个时间为τt的弛豫过程才能在表面形成反型层，而在小于τt的时间范围内，半导体表面仍处于耗尽状态、即深耗尽状态对CCD、需要半导体表面处在深耗尽