FPGA应用开发智慧树知到答案2024年上海电力大学

FPGA应用开发上海电力大学智慧树知到答案2024年第一章测试

VerilogHDL的抽象分层建模方式可划分为系统级和算法级建模方式、寄存器级建模方式、逻辑门级建模方式和晶体管开关级建模方式。（）

A:对B:错

答案:AVerilogHDL是唯一一种硬件描述语言。（）

A:对B:错

答案:B以下哪些属于可编程逻辑器件（）

A:CPLD

B:FPGA

C:PAL

D:GAL

答案:ABCD以下哪些是FPGA和CPLD的相似点（）

A:器件密度可达到上千万门

B:采用SRAM工艺

C:可编程逻辑器件

D:可采用VerilogHDL进行电路设计

答案:CD以下哪些是SOPC的基本特征（）

A:可能包含部分模拟电路

B:单芯片

C:至少包含一个嵌入式处理器内核

D:低功耗

答案:ABCD

第二章测试

如果线网类型变量说明后未赋值，起始缺省值是()

A:z

B:x

C:0

D:1

答案:Areg[7:0]mema[255:0]正确的赋值是()

A:4’bzz11

B:4’bxx11

C:8’d0;

D:mema[5]=3’d0,

答案:D“a=4`b11001,b=4’bx110”选择正确的运算结果（）

A:a&&b=1;

B:b&&a=x

C:b&a=x

D:a&b=0

答案:A下列标识符中，（）是合法的标识符。

A:$finish

B:adder8#

C:8_sum

D:_date

答案:D下列语句中，不属于并行语句的是（）。

A:过程语句

B:case语句

C:元件例化语句

D:assign语句

答案:B

第三章测试

阻塞性赋值符号为＜=，非阻塞性赋值符号为=。()

A:对B:错

答案:B某一纯组合电路输入为in1,in2和in3,输出为out,则该电路描述中always的事件表达式应写为always@(in1,in2,in3);（）

A:错B:对

答案:B若某一时序电路由时钟clk信号上升沿触发,同步高电平复位信号rst清零,该电路描述中always的事件表达是应该写为always@(posedgeclkorrst)。()

A:对B:错

答案:BVerilogHDL中内置了12种类型的基本门级元件模型。（）

A:对B:错

答案:Abufif0是VerilogHDL中内置的基本门级元件：控制信号高电平有效的三态缓冲器。（）

A:错B:对

答案:A

第四章测试

状态机常用状态编码有顺序编码、格雷码和独热码三种。（）

A:错B:对

答案:B电路输出与电路输入有关的有限状态机电路被称为moore机。（）

A:对B:错

答案:B采用有限状态机设计，易于构成性能良好的同步时序逻辑，有利于消除大规模逻辑电路中常见的竞争冒险现象。（）

A:错B:对

答案:B有限状态机的代码可采用一段式、二段式和三段式描述方法。（）

A:错B:对

答案:B有限状态机的三段式描述指包含三个always模块。（）

A:对B:错

答案:B

第五章测试

评价Verilog代码的优劣不在于代码段的整洁简短，而在于代码是否能由综合工具流畅合理地转换成速度快和面积小的硬件形式。（）

A:错B:对

答案:B异步设计非常容易产生毛刺现象和亚稳态。（）

A:对B:错

答案:A使用双斜杠进行的注释行以分号结束；使用/**/进行的注释，/*和*/各占用一行，并且顶头。（）

A:对B:错

答案:A相同功能的电路采用的代码风格不同，最终综合后的RTL电路结构依然是相同的。（）

A:对B:错

答案:B以下信号名中，最具可读性的是（）

A:addr_count

B:add1

C:addr_1

D:addr11

答案:A

第六章测试

Testbench的主要功能是（）

A:复杂设计可以使用EDA工具，或者通过用户接口自动比较仿真结果与理想值，实现结果的自动检查。

B:将仿真数据显示在终端或存为文件，也可以显示在波形窗口中以供分析检查；

C:为设计电路提供激励信号；

D:正确例化设计电路；

答案:ABCD以下哪些系统任务实现文本输出（）

A:$display；

B:$strobe；

C:$monitor。

D:$write；

答案:ABCD以下哪些系统函数实现读取当前仿真时间（）

A:$stime；

B:$time；

C:$htime。

D:$realtime；

答案:ABD系统函数和任务一般以符号#开头。（）

A:对B:错

答案:B$write与$display相同，不同的是不会自动换行.（）

A:对B:错

答案:A

第七章测试

Altera公司的QuartusII和公司的ModelSim是两种目前世界上比较流行和实用的EDA工具软件。（）

A:对B:错

答案:AQuartusII可以采用文本输入法和图形输入法进行电路设计。（）

A:对B:错

答案:A根据下面的程序，

always@(posedgeclk)

begin

q0＜=~q2;

q1＜=q0;

q2＜=q1;

end画出综合出来的电路图如图所示。

（）

A:对B:错

答案:A分析下列程序，得到10时刻执行结果a=1，15时刻b=1，20时刻c=1。

initial

fork

#10a=1;

#15b=1;

begin

#20c=1

#10d=1;

end

#25e=1;

Join

（）

A:错B:对

答案:B选择下面两段代码正确的一个。（）

A:

moduleexample(o1,o2,a,b,c,d);

inputa,b,c,d;

outputo1,o2;

rego1;

andu1(o2,c,d);

always@(aorb)

if(a)o1=b;elseo1=0;

endmodule

B:

moduleexample(o1,o2,a,b,