![基于VHDL语言的作息时间控制器设计_第1页](http://file4.renrendoc.com/view12/M0A/39/0A/wKhkGWZT-vKABpHYAAHpDSJAqvc017.jpg)
![基于VHDL语言的作息时间控制器设计_第2页](http://file4.renrendoc.com/view12/M0A/39/0A/wKhkGWZT-vKABpHYAAHpDSJAqvc0172.jpg)
![基于VHDL语言的作息时间控制器设计_第3页](http://file4.renrendoc.com/view12/M0A/39/0A/wKhkGWZT-vKABpHYAAHpDSJAqvc0173.jpg)
![基于VHDL语言的作息时间控制器设计_第4页](http://file4.renrendoc.com/view12/M0A/39/0A/wKhkGWZT-vKABpHYAAHpDSJAqvc0174.jpg)
![基于VHDL语言的作息时间控制器设计_第5页](http://file4.renrendoc.com/view12/M0A/39/0A/wKhkGWZT-vKABpHYAAHpDSJAqvc0175.jpg)
下载本文档
版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
摘
要:针对原来简单的EDA技术在实际应用中存在的问题,提出了一种基于VHDL语言的作息时间控制器设计方法,对分频模块、时间调整模块、计数器模块以及显示模块这4个功能模块的设计进行了详细分析。关键词:EDA;VHDL语言;Quartus_Ⅱ;作息时间控制器
0
引言超高速集成电路硬件描述语言(VHDL)是一种用于电路设计的高级语言,与其他硬件描述语言相比,其具有语言简洁、灵活性强、不依赖于器件设计等特点,使其成为EDA技术通用的硬件描述语言,使EDA技术更便于设计者掌握。本文依托Quartus_Ⅱ软件环境,采用VHDL语言编程,在不修改标准时钟电路的基础上,通过软件编程设计了一款能够将用户作息时间在标准时钟电路中进行提醒的作息时间控制器,该作息时间控制器实现了不同作息事件不同提醒程度和方式的设计目的。1
设计原理一款根据作息时间的不同,通过不同程度和方式提醒的作息时间控制器,其提醒和模式设计是整个设计的核心。本文充分运用VHDL语言“自顶向下”的设计优点,将整个系统进行模块划分,设计每一个模块的功能及各模块之间的接口,最终确定分为四大模块:分频模块、时间调整模块、计数器模块以及显示模块。2
功能模块2.1
分频模块该模块负责输入时钟信号,因为该FPGA中已有的时钟信号是50MHz的时钟信号,所以该分频器是一个50M分频的分频器,以保证通过这个分频器后每一个输入信号是1s,从而使后面的计时器每一次计数为1s,保证计数的准确。其symbol如图1所示,其中clk为系统时钟信号输入端,carry为1Hz时钟频率输出端。2.2
时间调整模块该模块负责实现计时器的预设功能,通过手动输入信号,在计时之初就改变计时器的初始计时状态。计时器的最大计时时间是固定的,即23h59min59s,同时可以手动校正与标准时钟的误差。调整电路设计如图2所示,该模块是由一个非门和一个二选一或门组成的,其中非门的作用是将输入的低电压转化为高电压,二选一或门的作用是保证标准时钟电路正常进行的情况下,通过手动也能对时钟电路进行控制。2.3
计数器模块该模块把分频器模块输出的信号作为相应信号,每有一个信号则作用一次,并在这个计时器模块中加入了暂停和清零两个信号的端口,用另外两个可自由控制的开关给定信号,来控制暂停和清零功能的动作与否。同时为了完成最大计时为23h59min59s,这个计数器模块由3个计数器组成,2个60计数器用来统计秒位和分位的时间变化,1个24计数器用来统计时位的时间变化。其中60秒位计时器的输入端链接60分位计时器的输出端,保证每60s显示1min,60分位计时器的输入端链接24时位计时器的输出端,保证每60min显示1h,这样设计可以保证计时器的计时规律与实际计时规律相同,更直观。60进制计数器其symbol如图3所示,引脚clk是接受从60秒位计时器中来的进位信号,并把这个时钟信号导入到模块中,即实际中计时60s记为1min;引脚clr是控制清零功能的,当系统收到从这个端口进入的信号时,此计数器模块内的所有计时结果清零;引脚en是控制暂停功能的,当系统收到从这个端口进入的信号时,此计时器不管clk口是否有信号,系统均保持计时不变,保持当前状态;引脚pa为接受改变亮灯模式的输入信号;引脚h[3..o]是输出亮灯模式的类型的信号;引脚q[3..o]是输出计时个位的结果信号,能显示0到9;引脚b[3..0]是输出计时十位的结果信号,能显示0到6;引脚carry是输出进位信号,当此计数器达到最大值即60时,系统则输出一个进位信号,同时系统计时结果清零。引脚sh1、sh2、sh3、sh4是在达到作息时间表中时间时向彩灯输出信号,达到闹钟设定秒、分钟位效果。24进制计数器其symbol如图4所示,引脚clk、clr、en与60进制计数器功能相同。引脚q[3..o]是输出计时个位的结果信号,能显示0到9;引脚b[3..0]是输出计时十位的结果信号,能显示0到9;引脚carry是输出进位信号,当此计数器达到最大值即24时,系统则输出一个进位信号,同时系统计时结果清零。引脚sh1、sh2、sh3是在达到作息时间表时间时向彩灯输出信号,达到闹钟控制时位的效果。2.4
显示模块该模块用来处理计数器模块的输出信号,通过相应的编码把计时结果显示在7位LED数码管上,从而使计时结果能够直观显示出来。其symbol如图5所示,引脚d[3..0]是接受从计时器模块输出的信号,每一个显示模块与一位计时器输出信号相对应;引脚h[6..0]是把处理后的计时器输出信号编译到7位LED数码管上,使得每一位数字能够显示出来。
3
结语本文利用VHDL语言,在Quartus_Ⅱ软件环境下进行编程设计的作息时间控制器,当下载到DE2-115开发板上进行硬件验证,所得结果
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 氟化钙单晶(CAF2)项目效益评估报告
- 地震数据集合工作站系统项目效益评估报告
- 中学生防溺水承诺书
- 水滴的旅行教学教案
- 清洁、消毒与灭菌考核试题及答案
- 学校会计专业经济法模拟真题知识竞赛试题
- 一年级下数学教案
- 急性咽炎急性扁桃体炎2课件
- 调酒师复习题库(答案)
- 四川省内江市内江市第六中学2023-2024学年八年级下学期期中数学试题
- 五步玩转新媒体营销智慧树知到期末考试答案章节答案2024年联盟推+荐
- 戏剧表演艺术十二讲智慧树知到期末考试答案2024年
- 制造业中小企业数字化水平评测表附有答案
- 浙江省杭州市钱塘区2022-2023学年二年级下学期期末数学检测卷
- 韩国《寄生虫》电影鉴赏解读
- 2023年江苏省连云港市海州区数学五下期末达标检测试题含解析
- GB/T 7025.1-2023电梯主参数及轿厢、井道、机房的型式与尺寸第1部分:Ⅰ、Ⅱ、Ⅲ、Ⅵ类电梯
- 建设工程总承包计价规范
- 经闭孔无张力尿道中断悬吊术
- 数学-九宫数独100题(附答案)
- 电大小学语文教学研究小抄
评论
0/150
提交评论